公开(公告)号：AU2022332113A1

公开(公告)日：2024-03-07

申请号：AU2022332113

申请日：2022-08-23

Applicant: APPLE INC

Inventor： HAMMARLUND PER ,  ZIMET LIOR ,  KOLOR SERGIO ,  LAHAV SAGI ,  VASH JAMES ,  GARG GAURAV ,  KUZI TAL ,  GONION JEFFRY ,  TUCKER CHARLES ,  LEVY-RUBIN LITAL ,  DAVIDOV DANY ,  FISHWICK STEVEN ,  LESHEM NIR ,  PILIP MARK ,  WILLIAMS III ,  KAUSHIKKAR HARSHAVARDHAN ,  SRIDHARAN SRINIVASA ,  TAMARI ERAN ,  TOTA SERGIO ,  REDSHAW JONATHAN ,  HUTSELL STEVEN ,  FUKAMI SHAWN ,  GUNNA RAMESH

IPC: G06F3/06 ,  G06F13/10 ,  G06F15/78

Abstract: A system including a plurality of processor cores, a plurality of graphics processing units, a plurality of peripheral circuits, and a plurality of memory controllers is configured to support scaling of the system using a unified memory architecture. An interconnect fabric included in the system includes at least two networks having heterogeneous interconnect topologies. The at least two networks include a coherent network interconnecting the processor cores and the plurality of memory controllers.

公开(公告)号：DE112022004199T5

公开(公告)日：2024-10-10

申请号：DE112022004199

申请日：2022-08-02

Applicant: APPLE INC

Inventor： RAJWAN DORON ,  WULCAN KARL DANIEL ,  KUZI TAL ,  SODHI INDER M ,  ZAHIR ACHMED R

IPC: G06F1/3234 ,  G06F1/324

Abstract: Es werden verschiedene Techniken und Schaltungsimplementierungen zur Leistungsreduktionsverwaltung in integrierten Schaltungen offenbart. Insbesondere kann eine Leistungsverwaltungsschaltung in einer integrierten Schaltung (z. B. einem System auf einem Chip) Leistungsbudgets für verschiedene Komponenten in der integrierten Schaltung modifizieren, um die Menge an Leistungssteuerung zu reduzieren, die durch eine externe Signalisierung verursacht wird, die eine Spannungsreglerüberlastung (z. B. einen Spannungsabfall) angibt.