公开(公告)号：DE102012215529B4

公开(公告)日：2018-07-12

申请号：DE102012215529

申请日：2012-08-31

Applicant: GLOBALFOUNDRIES INC

Inventor： TARRABBIA MARC ,  GULLETTE JAMES B ,  RASHED MAHBUB ,  DOMAN DAVID S ,  LIN IRENE Y ,  LORENZ INGOLF ,  HO LARRY ,  NGUYEN CHINH ,  KIM JEFF ,  KYE JONGWOOK ,  MA YUANGSHENG ,  DENG YUNFEI ,  AGUR ROD ,  RHEE SEUNG-HYUN ,  STEPHENS JASON E ,  JOHNSON SCOTT ,  KENGRI SUBRAMANI ,  VENKATESAN SURESH

IPC: H01L23/522 ,  H01L21/768 ,  H01L23/535

Abstract: Halbleitervorrichtung umfassend:ein Halbleitersubstrat (12) mit einem Diffusionsgebiet (14a, 14b);einen Transistor (16), der innerhalb des Diffusionsgebiets (14a, 14b) vorgesehen ist und ein Sourcegebiet (18), ein Draingebiet (20) und ein Gate (22) aufweist;eine Stromschiene (26a, 26b), die außerhalb des Diffusionsgebiets (14a, 14b) in einer Metallschicht (25) angeordnet ist;eine Metallkontaktstiftschicht (38), die in der Metallschicht (25) angeordnet ist, sich von dem Diffusionsgebiet (14a, 14b) zu einem Gebiet außerhalb des Diffusionsgebiets (14a, 14b) erstreckt und mit dem Transistor (16) elektrisch verbunden ist;eine Kontaktschicht (28a, 28b), die über dem Substrat (12) und unter der Metallschicht (25) angeordnet ist; undeine Durchkontaktierung (36), die zwischen der Kontaktschicht (28a, 28b) und der Stromschiene (26a, 26b) angeordnet ist, um die Kontaktschicht (28a, 28b) mit der Stromschiene (26a, 26b) elektrisch zu verbinden; undwobei die Kontaktschicht (28a, 28b) einen ersten Bereich (30a, 30b) mit einer ersten Länge, der außerhalb des Diffusionsgebiets (14a, 14b) und unter der Stromschiene (26a, 26b) angeordnet ist, und einen zweiten Bereich (32a, 32b) mit einer zweiten Länge, der sich von dem ersten Bereich (30a, 30b) in das Diffusionsgebiet (14a, 14b) erstreckt und mit dem Transistor (16) elektrisch verbunden ist, aufweist.

公开(公告)号：DE102012200822A1

公开(公告)日：2012-07-26

申请号：DE102012200822

申请日：2012-01-20

Applicant: GLOBALFOUNDRIES INC

Inventor： GULLETTE JAMES B

IPC: H01L21/822 ,  G06F17/50

Abstract: Es werden Verfahren und Systeme zum Analysieren von Zellen einer Zellenbibliothek bereitgestellt, die zum Erzeugen eines Layouts verwendet wird. Ein anschauliches Verfahren umfasst das Bestimmen eines in der Signalführung verwendeten Verbindungsortes, der in dem Layout verwendet ist, für einen Anschluss der Zelle für jede Instanz der Zelle in dem Layout. Das Verfahren geht weiter, indem ein Nutzungsmaß für den Anschluss der Zelle auf der Grundlage der mehreren in der Signalführung verwendeten Verbindungsorte und auf der Grundlage mehrerer möglicher Verbindungsorte für den Anschluss bestimmt wird, und das Nutzungsmaß auf einer Anzeigeeinrichtung dargestellt wird.

公开(公告)号：DE102012215529A1

公开(公告)日：2013-07-18

申请号：DE102012215529

申请日：2012-08-31

Applicant: GLOBALFOUNDRIES INC

Inventor： TARRABBIA MARC ,  GULLETTE JAMES B ,  RASHED MAHBUB ,  DOMAN DAVID S ,  LIN IRENE Y ,  LORENZ INGOLF ,  HO LARRY ,  NGUYEN CHINH ,  KIM JEFF ,  KYE JONGWOOK ,  MA YUANGSHENG ,  DENG YUNFEI ,  AGUR ROD ,  RHEE SEUNG-HYUN ,  STEPHENS JASON E ,  JOHNSON SCOTT ,  KENGRI SUBRAMANI ,  VENKATESAN SURESH

IPC: H01L23/522 ,  H01L21/768 ,  H01L23/535

Abstract: Eine Halbleitervorrichtung umfasst ein Halbleitersubstrat mit einem Diffusionsgebiet. Ein Transistor ist innerhalb des Diffusionsgebiets gebildet. Eine Stromschiene ist außerhalb des Diffusionsgebiets angeordnet. Eine Kontaktschicht ist über dem Substrat und unter der Stromschiene angeordnet. Eine Durchkontaktierung ist zwischen der Kontaktschicht und der Stromschiene angeordnet, um die Kontaktschicht mit der Stromschiene elektrisch zu verbinden. Die Kontaktschicht weist eine erste Länge, die außerhalb des Diffusionsgebiets angeordnet ist, und eine zweite Länge, die sich von der ersten Länge in das Diffusionsgebiet erstreckt und mit dem Transistor elektrisch verbunden ist, auf.

公开(公告)号：DE102012200822B4

公开(公告)日：2019-03-07

申请号：DE102012200822

申请日：2012-01-20

Applicant: GLOBALFOUNDRIES INC

Inventor： GULLETTE JAMES B

IPC: H01L21/822 ,  G06F17/50

Abstract: Verfahren zum Analysieren einer Zelle (200) einer Zellenbibliothek (116), die zum Erzeugen eines Layouts verwendet wird, wobei das Verfahren umfasst:Bestimmen eines entsprechenden in der Signalführung verwendeten Verbindungsortes (302, 304, 306, 308, 310, 312, 314, 324, 326), der in dem Layout verwendet ist, für einen Anschluss (202, 204, 206) der Zelle (200) für jede Instanz der Zelle (200) in dem Layout, woraus sich mehrere in der Signalführung verwendete Verbindungsorte (302, 304, 306, 308, 310, 312, 314, 324, 326) ergeben, wobei der Anschluss (202, 204, 206) mehrere mögliche Verbindungsorte (302, 304, 306, 308, 310, 312, 314, 320, 322, 324, 326, 328) aufweist;Bestimmen eines Nutzungsmaßes für den Anschluss (202, 204, 206) der Zelle (200) auf der Grundlage der mehreren in der Signalführung verwendeten Verbindungsorte und der mehreren möglichen Verbindungsorte für den Anschluss (202, 204, 206) durch Bestimmen der Häufigkeit, mit der ein jeweiliger möglicher Verbindungsort in dem Layout verwendet wird, auf der Grundlage des möglichen Verbindungsortes, der für jede Instanz der Zelle (200) in dem Layout ermittelt wird; und Bestimmen des Nutzungsmaßes für den Anschluss (202, 204, 206) der Zelle auf der Grundlage der Häufigkeit des jeweiligen möglichen Verbindungsortes für den Anschluss, mit der der Anschluss (202, 204, 206) in dem Layout verwendet ist; undAnzeigen des Nutzungsmaßes auf einer Anzeigeeinrichtung (114).