中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

61 records (took 0.021 seconds)

    Verfahren zum Strukturieren von vertikalen Kontakten und Metallleitungen in einem gemeinsamen Ätzprozess
    1.
    发明专利
    Verfahren zum Strukturieren von vertikalen Kontakten und Metallleitungen in einem gemeinsamen Ätzprozess 未知

    公开(公告)号：DE102007052049B4

    公开(公告)日：2020-06-18

    申请号：DE102007052049

    申请日：2007-10-31

    Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

    Inventor： RICHTER RALF ,  SEIDEL ROBERT ,  BOEMMELS JUERGEN ,  FOLTYN THOMAS

    IPC: H01L21/768 ,  H01L23/522

    Abstract: Verfahren mit:Definieren einer lateralen Position einer Zwischenschichtverbindung (122V) zwischen einer ersten Metallschicht (110) mit einer ersten Metallleitung (111A) und einer zweiten Metallschicht (120) eines Halbleiterbauelements (100) mittels einer ersten Maske (140);Bilden einer zweiten Maske (104), die ausgebildet ist, einen Graben (122T) in einem dielektrischen Material (122) mit kleinem ε, das zwischen der ersten (110) und der zweiten (120) Metallschicht gebildet ist, zu definieren, wobei der Graben (122T) einer zweiten Metallleitung (121) der zweiten Metallschicht (120) entspricht, die lateral senkrecht zur ersten Metallleitung (110) orientiert ist; undBilden einer Öffnung für die Zwischenschichtverbindung (122V) und des Grabens (122T) in dem dielektrischen Material (122) mit kleinem ε in einem gemeinsamen Ätzprozess, wobei eine laterale Größe der Öffnung in einer Breitenrichtung (125A) der ersten Metallleitung (121) größer ist als eine Breite der ersten Metallleitung (121) und in der zur Breitenrichtung lateral senkrechten Richtung (125B) durch den Graben (122T) festgelegt ist,wobei die erste Maske (140) über der ersten Metallschicht (110) gebildet wird, bevor das dielektrische Material (122) mit kleinem ε über der ersten Maske (140) gebildet wird, undeine dielektrische Barrierenschicht (113) als letzte Schicht der ersten Metallschicht (110) gebildet wird und die erste Maske (140) unter Verwendung der dielektrischen Barrierenschicht (113) als Ätzstoppschicht während des Strukturierens der darüberliegenden ersten Maske (140) gebildet wird.

    HK/MG-Prozessflüsse für p-Typ Halbleitervorrichtungen
    2.
    发明专利
    HK/MG-Prozessflüsse für p-Typ Halbleitervorrichtungen 未知

    公开(公告)号：DE102014203801B4

    公开(公告)日：2019-11-14

    申请号：DE102014203801

    申请日：2014-03-03

    Applicant: GLOBALFOUNDRIES INC

    Inventor： JAVORKA PETER ,  FAUL JÜRGEN ,  RICHTER RALF ,  HOENTSCHEL JAN

    IPC: H01L21/8234 ,  H01L21/266 ,  H01L27/088 ,  H01L29/161 ,  H01L29/36

    Abstract: Verfahren zum Bilden einer Halbleitervorrichtungsstruktur mit einer ersten PMOS-Vorrichtung (300A) von einem SHVT-Typ und einer zweiten PMOS-Vorrichtung (300B) von einem RVT-Typ oder einem LVT-Typ, umfassend:Bereitstellen eines ersten PMOS-Aktivgebiets (202A) zur Bildung der ersten PMOS-Vorrichtung (330A) und eines zweiten PMOS-Aktivgebiets (202B) zur Bildung der zweiten PMOS-Vorrichtung (330B) in einem Halbleitersubstrat (202);Bilden einer ersten Maskenstruktur MP1 über dem ersten PMOS-Aktivgebiet (202A);Bilden einer Siliziumgermaniumschicht (208) über dem zweiten PMOS-Aktivgebiet (202B) gemäß der ersten Maskenstruktur (MP1);Entfernen der ersten Maskenstruktur (MP1); und nachfolgendBilden von Gateelektrodenstrukturen (310A, 310B) über den ersten und zweiten PMOS-Aktivgebieten (302A, 302B), wobei das erste PMOS-Aktivgebiet (302A) keine Siliziumgermaniumschicht aufweist;Bilden einer zweiten Maskenstruktur (MP2) über dem ersten PMOS-Aktivgebiet (302A) nach dem Bilden der Gateelektrodenstrukturen (310A, 310B);Durchführen eines ersten Implantationsprozesses (IMP2) mit einer ersten Halo-Implantationsdosis zum Bilden von Halo-Gebieten (320) in dem zweiten PMOS-Aktivgebiet (302B);Entfernen der zweiten Maskenstruktur (MP2);Bilden einer dritten Maskenstruktur (MP3) über dem zweiten PMOS-Aktivgebiet (402B); undDurchführen eines zweiten Implantationsprozesses (IMP3) mit einer zweiten Halo-Implantationsdosis zum Bilden von leicht dotierten Halo-Gebieten (430) in dem ersten PMOS-Aktivgebiet (402A), wobei die zweite Halo-Implantationsdosis kleiner ist als die erste Halo-Implantationsdosis,wobei von dem ersten PMOS-Aktivgebiet (202A) und dem zweiten PMOS-Aktivgebiet (202B) nur über dem zweiten PMOS-Aktivgebiet (202B) eine Siliziumgermaniumschicht gebildet ist.

    Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung
    4.
    发明专利
    Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung 未知

    公开(公告)号：DE102007020258B4

    公开(公告)日：2018-06-28

    申请号：DE102007020258

    申请日：2007-04-30

    Applicant: GLOBALFOUNDRIES INC

    Inventor： GERHARDT MARTIN ,  RICHTER RALF ,  FEUDEL THOMAS ,  GRIEBENOW UWE

    IPC: H01L29/78 ,  H01L21/283 ,  H01L27/092 ,  H01L29/417

    Abstract: Halbleiterbauelement (200) mit:einem ersten Transistor (210, 210A) mit einem Draingebiet und einem Sourcegebiet;mehreren Drainkontakten (232), die mit dem Draingebiet in Verbindung stehen, wobei jeder der mehreren Drainkontakte (232) eine erste laterale Sollabmessung (l) aufweist; undmehreren Sourcekontakten (231), die mit dem Sourcegebiet in Verbindung stehen, wobei jeder der mehreren Sourcekontakte (231) eine zweite laterale Sollabmessung (L) aufweist und wobei sich die erste laterale Sollabmessung (l) von der zweiten lateralen Sollabmessung (L) unterscheidet und wobei die Anzahl an Drainkontakten (232) kleiner als die Anzahl an Sourcekontakten (231) ist; undeinem Zwischenschichtdielektrikumsmaterial (220), das den ersten Transistor (210, 210A) und die mehreren Drainkontakte (232) und die mehreren Sourcekontakte (231) umgibt, wobei das Zwischenschichtdielektrikumsmaterial (220) eine innere Verspannung aufweist, um eine spezielle Verformung in einem Kanalgebiet des ersten Transistors (210, 210A) hervorzurufen.

    Technik zum zerstörungsfreien Überwachen der Metallablösung in Halbleiterbauelementen
    5.
    发明专利
    Technik zum zerstörungsfreien Überwachen der Metallablösung in Halbleiterbauelementen 未知

    公开(公告)号：DE102006004428B4

    公开(公告)日：2017-12-21

    申请号：DE102006004428

    申请日：2006-01-31

    Applicant: GLOBALFOUNDRIES INC

    Inventor： RICHTER RALF ,  PETERS CARSTEN ,  SCHUEHRER HOLGER

    IPC: H01L23/544 ,  H01L21/66 ,  H01L21/768 ,  H01L21/822

    Abstract: Verfahren zum zerstörungsfreien Überwachen der Herstellung einer integrierten Schaltung mit: Bilden einer metallenthaltenden Testplatte in einer Metallisierungsschicht in einem Metallisierungsschichtstapel des Halbleiterbauelements, das über einem Substrat gebildet ist, wobei die Metallisierungsschicht Metallleitungen enthält, die für die schichtinterne elektrische Verbindung von Schaltungselementen sorgen, und wobei die metallenthaltende Testplatte ein Ablösetestgebiet und ein Haftgebiet mit einer erhöhten Haftung innerhalb des Metallisierungsschichtstapels im Vergleich zu dem Ablösetestgebiet aufweist; und Abschätzen eines Maßes an Materialablösung in dem Ablösetestgebiet, wobei das Bilden der metallenthaltenden Testplatte umfasst: Bestimmen einer kritischen lateralen Größe für eine Metallfläche, um vermehrt eine Ablösung für eine spezifizierte Fertigungssequenz zu erleiden im Vergleich zu Metallgebieten in einem tatsächlichen Bauteilbereich, Auswählen einer Größe des Ablösetestgebiets so, dass diese größer als die kritische laterale Größe der Metallfläche ist und Bilden des Haftgebiets, um das Ablösetestgebiet abzugrenzen.

    Effizienzsteigerungen bei der Ultraviolett-Aushärtung einer zugverspannten Schicht unter Anwendung reflektierender Materialien
    7.
    发明专利
    Effizienzsteigerungen bei der Ultraviolett-Aushärtung einer zugverspannten Schicht unter Anwendung reflektierender Materialien 未知

    公开(公告)号：DE102011089322B4

    公开(公告)日：2015-02-05

    申请号：DE102011089322

    申请日：2011-12-21

    Applicant: GLOBALFOUNDRIES INC

    Inventor： RICHTER RALF ,  HUISINGA TORSTEN

    IPC: H01L21/8234 ,  H01L21/336 ,  H01L21/8238 ,  H01L27/088 ,  H01L29/78

    Abstract: Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Herstellen einer N-Metall-Oxid-Halbleiter-(NMOS-)Transistorstruktur auf einer Halbleiterscheibe, wobei die NMOS-Transistorstruktur freiliegende Anschlusskontaktgebiete aufweist; Modifizieren optisch reflektierender Eigenschaften der freiliegenden Anschlusskontaktgebiete durch Anwenden eines sauerstoffenthaltenden Plasmas auf die freiliegenden Anschlusskontaktgebiete zur Erzeugung optisch reflektierender Gebiete der NMOS-Transistorstruktur; Herstellen einer Schicht aus Zugverspannung induzierendem Material über den optisch reflektierenden Gebieten; und Aushärten der Schicht aus Zugverspannung induzierendem Material durch Anwenden von Ultraviolettstrahlung derart, dass ein gewisser Anteil der Ultraviolettstrahlung die Schicht aus Zugverspannung induzierendem Material direkt bestrahlt, und derart, dass ein gewisser Anteil der Ultraviolettstrahlung die Schicht aus Zugverspannung induzierendem Material durch Reflexion an den optisch reflektierenden Gebieten bestrahlt.

    Austauschgateverfahren für Metallgatestapel mit großem &egr; auf der Grundlage eines nicht-konformen Zwischenschichtdielektrikums
    9.
    发明专利
    Austauschgateverfahren für Metallgatestapel mit großem &egr; auf der Grundlage eines nicht-konformen Zwischenschichtdielektrikums 未知

    公开(公告)号：DE102010030756B4

    公开(公告)日：2013-06-06

    申请号：DE102010030756

    申请日：2010-06-30

    Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

    Inventor： RICHTER RALF ,  FROHBERG KAI

    IPC: H01L21/283 ,  H01L21/3105 ,  H01L29/423

    Abstract: Verfahren mit: Bilden einer Siliziumdioxid-Ätzstoppschicht und einer dielektrischen Schicht über einer Gateelektrodenstruktur eines Transistors, wobei die Gateelektrodenstruktur ein Platzhaltermaterial und eine über dem Platzhaltermaterial ausgebildete dielektrische Deckschicht aufweist, wobei die dielektrische Deckschicht und die dielektrische Schicht ein gemeinsames dielektrisches Basismaterial in Form von Siliziumnitrid aufweisen, wobei die Siliziumdioxid-Ätzstoppschicht eine Dicke von 10 nm oder weniger aufweist; Einebnen der dielektrischen Schicht durch Entfernen der dielektrischen Deckschicht und eines Teils der dielektrischen Schicht derart, dass eine Oberfläche des Platzhaltermaterials freigelegt ist; Ersetzen des Platzhaltermaterials durch zumindest ein metallenthaltendes Elektrodenmaterial; und Bilden einer Kontaktöffnung in der dielektrischen Schicht und Verwenden der Siliziumdioxid-Ätzstoppschicht als Ätzstopp.

Patent Agency Ranking