公开(公告)号：DE102013220852B4

公开(公告)日：2015-12-24

申请号：DE102013220852

申请日：2013-10-15

Applicant: GLOBALFOUNDRIES INC ,  IBM

Inventor： XIE RUILONG ,  PARK CHANRO ,  PONOTH SHOM

IPC: H01L21/336 ,  H01L21/822 ,  H01L29/423 ,  H01L29/78

Abstract: Verfahren zum Herstellen einer integrierten Schaltung, wobei das Verfahren umfasst: Vorsehen eines Opfer-Gate-Aufbaus über einem Halbleitersubstrat, wobei der Opfer-Gate-Aufbau zwei Abstandshalter und ein Opfer-Gate-Material zwischen den zwei Abstandshaltern enthält, Vertiefen eines Teils des Opfer-Gate-Materials zwischen den zwei Abstandshaltern, Ätzen von oberen Bereichen der zwei Abstandshalter, wobei das Opfer-Gate-Material als eine Maske verwendet wird, Entfernen eines verbleibenden Teils des Opfer-Gate-Materials und Freilegen von unteren Bereichen der zwei Abstandshalter, Deponieren eines ersten Metalls zwischen den zwei Abstandshaltern, Entfernen des ersten Metalls zwischen den oberen Bereichen der zwei Abstandshalter, und Deponieren eines zweiten Metalls zwischen den oberen Bereichen der zwei Abstandshalter.

公开(公告)号：DE102013220852A1

公开(公告)日：2014-08-21

申请号：DE102013220852

申请日：2013-10-15

Applicant: GLOBALFOUNDRIES INC ,  IBM

Inventor： XIE RUILONG ,  PARK CHANRO ,  PONOTH SHOM

IPC: H01L21/336 ,  H01L21/822 ,  H01L29/423 ,  H01L29/78

Abstract: Es werden integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen angegeben. In einer beispielhaften Ausführungsform umfasst ein Verfahren zum Herstellen von integrierten Schaltungen das Vorsehen eines Opfer-Gate-Aufbaus über einem Halbleitersubstrat. Der Opfer-Gate-Aufbau umfasst zwei Abstandshalter und ein Opfer-Gate-Material zwischen den zwei Abstandshaltern. Das Verfahren vertieft einen Teil des Opfer-Gate-Materials zwischen den zwei Abstandshaltern. Obere Bereiche der zwei Abstandshalter werden geätzt, wobei das Opfer-Gate-Material als eine Maske verwendet wird. Das Verfahren umfasst das Entfernen eines verbleibenden Teils des Opfer-Gate-Materials und das Freilegen von unteren Bereichen der zwei Abstandshalter. Ein erstes Metall wird zwischen den unteren Bereichen der zwei Abstandshalter deponiert. Ein zweites Metall wird zwischen den oberen Bereichen der zwei Abstandshalter deponiert.

公开(公告)号：EP2959505A4

公开(公告)日：2016-08-17

申请号：EP13875647

申请日：2013-12-05

Applicant: GLOBALFOUNDRIES INC

Inventor： BERGENDAHL MARC A ,  HORAK DAVID V ,  KOBURGER CHARLES W III ,  PONOTH SHOM ,  YANG CHIH-CHAO

IPC: H01L27/12 ,  H01L21/32 ,  H01L21/762 ,  H01L21/8234 ,  H01L21/84 ,  H01L29/06

CPC classification number: H01L29/0653 ,  H01L21/32 ,  H01L21/76205 ,  H01L21/76229 ,  H01L21/823431 ,  H01L21/823481 ,  H01L21/845 ,  H01L27/1207 ,  H01L27/1211

公开(公告)号：DE112013002186B4

公开(公告)日：2017-06-08

申请号：DE112013002186

申请日：2013-03-13

Applicant: GLOBALFOUNDRIES INC

Inventor： DORIS BRUCE B ,  CHENG KANGGUO ,  HARAN BALASUBRAMANIAN S ,  KHAKIFIROOZ ALI ,  KULKARNI PRANITA ,  KUMAR ARVIND ,  PONOTH SHOM

IPC: H01L21/762

Abstract: Verfahren zum Bilden einer Halbleitereinheit (200, 300), aufweisend: Bilden einer High-k-Gate-Dielektrikums-Schicht (120) auf einem Halbleitersubstrat, welches eine erste Siliciumschicht (112), eine zweite Siliciumschicht (114) und eine vergrabene Oxidschicht (116) aufweist, die zwischen der ersten Siliciumschicht (112) und der zweiten Siliciumschicht (114) angeordnet ist; und Bilden einer Struktur einer flachen Grabenisolierung (230, 330), die in dem Halbleitersubstrat ausgebildet ist, wobei das Bilden der Struktur der flachen Grabenisolierung (220, 320) aufweist: Bilden eines flachen Grabens (140) in dem Substrat durch die erste Siliciumschicht (112), die vergrabene Oxidschicht (116) und teilweise durch die zweite Siliciumschicht (114) hindurch; Bilden einer ersten Auskleidung (160), die den flachen Graben formangepasst auskleidet; und Füllen des flachen Grabens mit einem Grabenfüllmaterial (170), wobei die erste Auskleidung (160) aus einem Material gebildet wird, welches eine Ätzselektivität gegenüber dem Grabenfüllmaterial (170) aufweist, wobei das Bilden der Struktur der flachen Grabenisolierung (230, 330) ferner aufweist: Ätzen der ersten Auskleidung (160), um die erste Auskleidung (160) in dem flachen Graben (140) nach unten auszusparen und eine Hohlraumregion (180) zu erzeugen, welche zwischen einer oberen ausgesparten Fläche der ersten Auskleidung (160) und einer oberen Fläche der ersten ...

公开(公告)号：DE112012000850B4

公开(公告)日：2016-09-01

申请号：DE112012000850

申请日：2012-01-30

Applicant: GLOBALFOUNDRIES INC

Inventor： PONOTH SHOM ,  HORAK DAVID V ,  KOBURGER III CHARLES W ,  YANG CHIH-CHAO

IPC: H01L21/283 ,  H01L21/31 ,  H01L21/336 ,  H01L29/78

Abstract: Verfahren, das aufweist: Bilden einer Öffnung (311) im Innern einer dielektrischen Schicht (201), wobei die dielektrische Schicht auf einer Oberseite eines Substrats (101) ausgebildet wird und die Öffnung einen Kanalbereich (102) eines Transistors (110) in dem Substrat freilegt; Abscheiden einer Austrittsarbeitsschicht (401), die die Öffnung auskleidet und den Kanalbereich bedeckt; Ausbilden eines Gate-Leiters (610), der einen ersten Abschnitt (411) der Austrittsarbeitsschicht bedeckt, wobei sich der erste Abschnitt der Austrittsarbeitsschicht auf der Oberseite des Kanalbereichs befindet; und Entfernen eines zweiten Abschnitts der Austrittsarbeitsschicht, wobei der zweite Abschnitt der Austrittsarbeitsschicht den ersten Abschnitt der Austrittsarbeitsschicht umgibt, wobei das Entfernen des zweiten Abschnitts der Austrittsarbeitsschicht den ersten Abschnitt der Austrittsarbeitsschicht gegenüber der verbleibenden Austrittsarbeitsschicht (412) isoliert.

公开(公告)号：EP2567400A4

公开(公告)日：2017-12-27

申请号：EP11777742

申请日：2011-03-21

Applicant: IBM

Inventor： HORAK DAVID V ,  NOGAMI TAKESHI ,  PONOTH SHOM ,  YANG CHIH-CHAO

IPC: H01L23/48 ,  H01L21/768

CPC classification number: H01L23/53238 ,  H01L21/76805 ,  H01L21/7682 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: Interconnect structures having self-aligned dielectric caps are provided. At least one metallization level is formed on a substrate. A dielectric cap is selectively deposited on the metallization level.

公开(公告)号：EP1941545A4

公开(公告)日：2011-03-30

申请号：EP06825349

申请日：2006-10-03

Applicant: IBM

Inventor： YANG CHIH-CHAO ,  GAUDET SIMON ,  LAVOIE CHRISTIAN ,  PONOTH SHOM ,  SPOONER TERRY A

IPC: H01L23/58 ,  H01L23/532

CPC classification number: H01L21/76843 ,  H01L21/76844 ,  H01L21/76846 ,  H01L21/76856 ,  H01L21/76873 ,  H01L23/53238 ,  H01L2221/1089 ,  H01L2924/0002 ,  H01L2924/00

公开(公告)号：WO2013002902A3

公开(公告)日：2013-04-25

申请号：PCT/US2012037919

申请日：2012-05-15

Applicant: IBM ,  HARAN BALASUBRAMANIAN ,  CHENG KANGGUO ,  PONOTH SHOM ,  STANDAERT THEODORUS E ,  YAMASHITA TENKO

Inventor： HARAN BALASUBRAMANIAN ,  CHENG KANGGUO ,  PONOTH SHOM ,  STANDAERT THEODORUS E ,  YAMASHITA TENKO

IPC: H01L21/336 ,  H01L21/8238 ,  H01L29/78

CPC classification number: H01L21/84 ,  H01L21/22 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823828 ,  H01L21/823878 ,  H01L27/1203 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66545

Abstract: In one embodiment a method is provided that includes providing a structure including a semiconductor substrate (12) having at least one device region (14) located therein, and a doped semiconductor layer located on an upper surface of the semiconductor substrate in the at least one device region. After providing the structure, a sacrificial gate region (28) having a spacer (34) located on sidewalls thereof is formed on an upper surface of the doped semiconductor layer. A planarizing dielectric material (36) is then formed and the sacrificial gate region (28) is removed to form an opening (38) that exposes a portion of the doped semiconductor layer. The opening is extended to an upper surface of the semiconductor substrate (20) and then an anneal is performed that causes outdiffusion of dopant from remaining portions of the doped semiconductor layer forming a source region (40) and a drain region (42) in portions of the semiconductor substrate that are located beneath the remaining portions of the doped semiconductor layer. A high k gate dielectric (46) and a metal gate (48) are then formed into the extended opening.

Abstract translation: 在一个实施例中，提供了一种方法，其包括提供包括具有位于其中的至少一个器件区域（14）的半导体衬底（12）的结构，以及位于所述至少一个中的所述半导体衬底的上表面上的掺杂半导体层 设备区域。 在提供结构之后，在掺杂半导体层的上表面上形成具有位于其侧壁上的间隔物（34）的牺牲栅极区域（28）。 然后形成平坦化电介质材料（36），去除牺牲栅极区域（28）以形成露出掺杂半导体层的一部分的开口（38）。 开口延伸到半导体衬底（20）的上表面，然后执行退火，其导致部分地形成源区（40）和漏区（42）的掺杂半导体层的剩余部分的扩散扩散 位于掺杂半导体层的剩余部分下方的半导体衬底。 然后，将高k栅极电介质（46）和金属栅极（48）形成为延伸的开口。

公开(公告)号：WO2007044305A3

公开(公告)日：2007-12-13

申请号：PCT/US2006038475

申请日：2006-10-03

Applicant: IBM ,  YANG CHIH-CHAO ,  GAUDET SIMON ,  LAVOIE CHRISTIAN ,  PONOTH SHOM ,  SPOONER TERRY A

Inventor： YANG CHIH-CHAO ,  GAUDET SIMON ,  LAVOIE CHRISTIAN ,  PONOTH SHOM ,  SPOONER TERRY A

IPC: H01L23/58

CPC classification number: H01L21/76843 ,  H01L21/76844 ,  H01L21/76846 ,  H01L21/76856 ,  H01L21/76873 ,  H01L23/53238 ,  H01L2221/1089 ,  H01L2924/0002 ,  H01L2924/00

Abstract: An interconnect structure which includes a plating seed layer that has enhanced conductive material, preferably, Cu, diffusion properties is provided that eliminates the need for utilizing separate diffusion and seed layers. Specifically, the present invention provides an oxygen/nitrogen transition region within a plating seed layer for interconnect metal diffusion enhancement. The plating seed layer may include Ru, Ir or alloys thereof, and the interconnect conductive material may include Cu, Al, AlCu, W, Ag, Au and the like. Preferably, the interconnect conductive material is Cu or AlCu. In more specific terms, the present invention provides a single seeding layer which includes an oxygen/nitrogen transition region sandwiched between top and bottom seed regions. The presence of the oxygen/nitrogen transition region within the plating seed layer dramatically enhances the diffusion barrier resistance of the plating seed.

Abstract translation: 提供了一种互连结构，该互连结构包括具有增强的导电材料（优选Cu）扩散性质的镀敷种子层，其消除了使用单独的扩散层和种子层的需要。 具体而言，本发明提供用于互连金属扩散增强的镀敷种子层内的氧/氮过渡区。 电镀种子层可以包括Ru，Ir或其合金，互连导电材料可以包括Cu，Al，AlCu，W，Ag，Au等等。 优选地，互连导电材料是Cu或AlCu。 更具体地说，本发明提供了包括夹在顶部和底部种子区之间的氧/氮过渡区的单种晶层。 电镀种子层内氧/氮过渡区的存在显着增强了电镀种子的扩散阻挡性。

公开(公告)号：WO2011139417A3

公开(公告)日：2012-01-05

申请号：PCT/US2011029127

申请日：2011-03-21

Applicant: IBM ,  HORAK DAVID V ,  NOGAMI TAKESHI ,  PONOTH SHOM ,  YANG CHIH-CHAO

Inventor： HORAK DAVID V ,  NOGAMI TAKESHI ,  PONOTH SHOM ,  YANG CHIH-CHAO

IPC: H01L23/48

CPC classification number: H01L23/53238 ,  H01L21/76805 ,  H01L21/7682 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: Interconnect structures having self-aligned dielectric caps are provided. At least one metallization level is formed on a substrate. A dielectric cap is selectively deposited on the metallization level.

Abstract translation: 提供具有自对准电介质盖的互连结构。 在基板上形成至少一个金属化层。 电介质盖被选择性地沉积在金属化层上。