公开(公告)号：DE102019210597A1

公开(公告)日：2020-01-23

申请号：DE102019210597

申请日：2019-07-18

Applicant: GLOBALFOUNDRIES INC

Inventor： ZANG HUI ,  TAN CHUNG FOONG ,  XU GUOWEI ,  WANG HAITING ,  ZHONG YUE ,  XIE RUILONG ,  LEE TEK PO RINUS ,  BEASOR SCOTT

IPC: H01L21/8234 ,  H01L21/336 ,  H01L27/088

Abstract: Ein hierin offenbartes anschauliches Verfahren umfasst ein Bilden eines low-k-Seitenwandabstandhalters an gegenüberliegenden Seitenwänden einer Gatestruktur, ein Bilden von Kontaktätzstoppschichten (CESLs) an dem low-k-Seitenwandabstandhalter in den Source/Drain-Bereichen des Transistors und ein Bilden eines ersten isolierenden Material über den CESLs. In diesem Beispiel umfasst das Verfahren auch ein Aussparen des ersten isolierenden Materials, um im Wesentlichen vertikal orientierte Abschnitte der CESLs freizulegen, wobei ein Abschnitt einer seitlichen Breite der im Wesentlichen vertikal orientierten Abschnitte der CESLs entfernt wird, um getrimmte CESLs zu bilden, und ein Bilden eines high-k-Abstandhalters an gegenüberliegenden Seiten der Gatestruktur, wobei zumindest ein Abschnitt des high-k-Abstandhalters seitlich neben den getrimmten und im Wesentlichen vertikal orientierten Abschnitten der getrimmten CESLs angeordnet ist.