公开(公告)号：DE102019214644A1

公开(公告)日：2020-04-30

申请号：DE102019214644

申请日：2019-09-25

Applicant: GLOBALFOUNDRIES INC

Inventor： ZANG HUI ,  WANG HAITING ,  TAN CHUNG FOONG ,  XU GUOWEI ,  XIE RUILONG ,  BEASOR SCOTT H ,  JIANG LIU

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/088

Abstract: FinFET-Struktur mit reduzierter effektiver Kapazität und umfassend ein Substrat mit mindestens zwei Finnen darauf, die seitlich voneinander beabstandet sind, ein Metall-Gate über den Finnenoberseiten der Finnen und zwischen Seitenwänden der oberen Abschnitte der Finnen, Source/Drain-Bereiche in jeder Finne auf gegenüberliegenden Seiten des Metall-Gates und einen dielektrischen Streifen innerhalb des Metall-Gates, der zwischen den Seitenwänden der oberen Abschnitte der Finnen angeordnet ist, wobei der dielektrische Streifen seitlich von den Seitenwänden der oberen Abschnitte der Finnen innerhalb des Metall-Gates beabstandet ist.

公开(公告)号：DE102019209318A1

公开(公告)日：2020-01-30

申请号：DE102019209318

申请日：2019-06-27

Applicant: GLOBALFOUNDRIES INC

Inventor： ZANG HUI ,  WANG HAITING ,  YU HONG ,  ECONOMIKOS LAERTIS

IPC: H01L29/78 ,  H01L21/336

Abstract: Ein Verfahren zum Bilden eines Feldeffekttransistors vom Finnentyp (FinFET) umfasst die Kointegration von verschiedenen Isolationsstrukturen, umfassend Gateschnittstrukturen und flache Diffusionsunterbrechungsstrukturen, die mit gemeinsamen Maskierungs- und Ätzschritten gebildet werden. Nach einem zusätzlichen Strukturierungsschritt, um eine Segmentierung von leitfähigen Source/Drain-Kontakten bereitzustellen, wird ein einzelner Abscheidungsschritt verwendet, um eine dielektrische Isolationsschicht innerhalb von jeder der Gateschnittöffnungen, der flachen Diffusionsunterbrechungsöffnungen und von Aussparungen über einer Flachgrabenisolation zwischen aktiven Vorrichtungsgebieten zu bilden.

公开(公告)号：DE102019208487A1

公开(公告)日：2020-01-16

申请号：DE102019208487

申请日：2019-06-12

Applicant: GLOBALFOUNDRIES INC

Inventor： WANG HAITING ,  PANDEY SHESH MANI ,  SHU JIEHUI ,  ECONOMIKOS LAERTIS ,  ZANG HUI ,  XIE RUILONG ,  XU GUOWEI ,  HU ZHAOYING

IPC: H01L27/088 ,  H01L21/762 ,  H01L21/8234 ,  H01L21/8238 ,  H01L27/092

Abstract: Es werden parallele Finnen (in einer ersten Orientierung) gebildet und Source/Drain-Strukturen werden in oder auf den Finnen gebildet, wobei Kanalbereiche der Finnen zwischen den Source/Drain-Strukturen liegen. Es werden parallele Gate-Strukturen so gebildet, dass sie die Finnen (in einer zweiten Orientierung senkrecht zur ersten Orientierung) schneiden, Source/Drain-Kontakte werden auf Source/Drain-Strukturen gebildet, die sich auf gegenüberliegenden Seiten der Gate-Strukturen befinden, und Kappen werden auf den Source/Drain-Kontakten gebildet. Nach dem Bilden der Kappen wird eine Gate-Schnitt-Struktur gebildet, die den Abschnitt der Gate-Struktur unterbricht, der sich zwischen benachbarten Finnen erstreckt. Der obere Abschnitt der Gate-Schnitt-Struktur umfasst Verlängerungen, wobei sich eine erste Verlängerung in eine der Kappen auf einer ersten Seite der Gate-Schnitt-Struktur erstreckt und eine zweite Verlängerung sich in den Zwischen-Gate-Isolator auf einer zweiten Seite der Gate-Schnitt-Struktur erstreckt.

公开(公告)号：DE102020203501A1

公开(公告)日：2020-10-22

申请号：DE102020203501

申请日：2020-03-18

Applicant: GLOBALFOUNDRIES INC

Inventor： CHU TAO ,  LU RONGTAO ,  OZBEK AYSE M ,  MA WEI ,  WANG HAITING

IPC: H01L29/423 ,  H01L21/283 ,  H01L21/336 ,  H01L29/78

Abstract: Offenbart werden ein Metallgate (z.B. ein Replacement-Metal-Gate (RMG) für einen Feldeffekttransistor (FET) und ein Verfahren zur Herstellung des Metallgates. Das Verfahren umfasst ein Abscheiden einer konformen dielektrischen Schicht, um eine Gateöffnung auszurichten, und ein Durchführen einer Reihe von nicht-geclusterten und geclusterten konformen Metallabscheidungs- und Zurückätzungsprozessen, um die Höhen der konformen Metallschichten innerhalb der Gateöffnung selektiv anzupassen. Durch ein selektives Steuern der Höhen der konformen Metallschichten bietet das Verfahren eine verbesserte Gesamthöhenkontrolle und Gate-Qualität, insbesondere wenn das Metallgate eine kleine kritische Dimension (CD) und/oder ein hohes Seitenverhältnis (AR) aufweist. Das Verfahren kann auch den Einsatz verschiedener Ätztechniken während der verschiedenen Zurückätzungsprozesse und insbesondere dann umfassen, wenn verschiedene Materialien und/oder verschiedene Materialgrenzflächen einem Ätzmittel ausgesetzt sind, um eine im Wesentlichen gleichmäßige Ätzrate der betreffenden konformen Metallschicht(en) in einer im Wesentlichen vertikalen Richtung zu gewährleisten.

公开(公告)号：DE102019210597A1

公开(公告)日：2020-01-23

申请号：DE102019210597

申请日：2019-07-18

Applicant: GLOBALFOUNDRIES INC

Inventor： ZANG HUI ,  TAN CHUNG FOONG ,  XU GUOWEI ,  WANG HAITING ,  ZHONG YUE ,  XIE RUILONG ,  LEE TEK PO RINUS ,  BEASOR SCOTT

IPC: H01L21/8234 ,  H01L21/336 ,  H01L27/088

Abstract: Ein hierin offenbartes anschauliches Verfahren umfasst ein Bilden eines low-k-Seitenwandabstandhalters an gegenüberliegenden Seitenwänden einer Gatestruktur, ein Bilden von Kontaktätzstoppschichten (CESLs) an dem low-k-Seitenwandabstandhalter in den Source/Drain-Bereichen des Transistors und ein Bilden eines ersten isolierenden Material über den CESLs. In diesem Beispiel umfasst das Verfahren auch ein Aussparen des ersten isolierenden Materials, um im Wesentlichen vertikal orientierte Abschnitte der CESLs freizulegen, wobei ein Abschnitt einer seitlichen Breite der im Wesentlichen vertikal orientierten Abschnitte der CESLs entfernt wird, um getrimmte CESLs zu bilden, und ein Bilden eines high-k-Abstandhalters an gegenüberliegenden Seiten der Gatestruktur, wobei zumindest ein Abschnitt des high-k-Abstandhalters seitlich neben den getrimmten und im Wesentlichen vertikal orientierten Abschnitten der getrimmten CESLs angeordnet ist.

公开(公告)号：DE102018221458A1

公开(公告)日：2019-07-18

申请号：DE102018221458

申请日：2018-12-12

Applicant: GLOBALFOUNDRIES INC

Inventor： ZHAO WEI ,  TANG MING HAO ,  WANG HAITING ,  CHEN RUI ,  REN YUPING ,  ZANG HUI ,  BEASOR SCOTT H ,  XIE RUILONG

IPC: H01L21/762 ,  H01L21/336 ,  H01L29/78

Abstract: Ein Verfahren zum Bilden von Isolationssäulen für eine Gatestruktur, wobei das Verfahren umfasst: ein Bereitstellen einer vorläufigen Struktur mit einem Substrat mit einer Mehrzahl von Finnen darauf, einem STI, das zwischen benachbarten Finnen gebildet ist, wobei sich eine oberen Oberfläche der STIs höher erstreckt als eine obere Oberfläche der Finnen, und eine Hartmaske über der oberen Oberfläche der Finnen und zwischen benachbarten STIs, ein Bilden eines ersten Grabens in einem ersten ausgewählten STI und zwischen benachbarten Finnen in einem Gatebereich und ein Bilden eines zweiten Grabens in einem zweiten ausgewählten STI und zwischen benachbarten Finnen in einem TS-Bereich; und ein Füllen der ersten und zweiten Gräben mit einer Isolationsfüllung, wodurch eine erste Isolationssäule in dem Gatebereich und eine zweite Isolationssäule in dem TS-Bereich gebildet wird, wobei sich die ersten und zweiten Isolationssäulen unter die obere Oberfläche der STIs erstrecken.

公开(公告)号：DE102019212827A1

公开(公告)日：2020-04-02

申请号：DE102019212827

申请日：2019-08-27

Applicant: GLOBALFOUNDRIES INC

Inventor： ZANG HUI ,  WANG HAITING ,  XIE RUILONG

IPC: H01L27/088 ,  H01L21/8234

Abstract: Es werden ein Verfahren, eine Vorrichtung und ein Herstellungssystem für einen Feldeffekttransistor vom Finnentyp mit einer reduzierten parasitären Kapazität zwischen Gate und Source/Drainkontakt offenbart. In einer Ausführungsform offenbaren wir eine Halbleitervorrichtung mit ersten und zweiten Finnen; einer Isolationsstruktur zwischen den Finnen; ersten und zweiten Metallgates; einem ersten dielektrischen Körper unter dem ersten Metallgate und auf dem Substrat zwischen der ersten Finne und der zweiten Finne, wobei sich eine Oberseite des ersten dielektrischen Körpers unterhalb einer Oberseite des ersten Metallgates befindet; und einem zweiten dielektrischen Körper im zweiten Metallgate und auf dem Substrat zwischen der ersten Finne und der zweiten Finne, wobei sich eine Oberseite des zweiten dielektrischen Körpers an oder über einer Oberseite des zweiten Metallgates befindet.

公开(公告)号：DE102019207381A1

公开(公告)日：2019-12-24

申请号：DE102019207381

申请日：2019-05-21

Applicant: GLOBALFOUNDRIES INC

Inventor： XU GUOWEI ,  ZANG HUI ,  WANG HAITING ,  BEASOR SCOTT

IPC: H01L23/522 ,  H01L21/283 ,  H01L21/336 ,  H01L21/768 ,  H01L27/088 ,  H01L29/78

Abstract: Verschiedene Prozesse bilden verschiedene Strukturen, einschließlich beispielhafter Vorrichtungen, die (unter anderen Komponenten) eine erste Schicht mit Kanalbereichen, Source/Drain-Strukturen in der ersten Schicht an gegenüberliegenden Seiten der Kanalbereiche, einen Gate-Isolator auf dem Kanalbereich und einen Gate-Stapel auf dem Gate-Isolator umfassen. Der Gate-Stapel kann einen Gate-Leiter und einen Stapelisolator oder einen Gatekontakt auf dem Gate-Leiter umfassen. Der Gate-Stapel weist untere Seitenwände neben den Source/Drain-Strukturen und obere Seitenwände distal zu den Source/Drain-Strukturen auf. Ferner befinden sich untere Abstandshalter zwischen den Source/Drain-Kontakten und den unteren Seitenwänden des Gate-Stapels; und obere Abstandshalter zwischen den Source/Drain-Kontakten und den oberen Seitenwänden des Gate-Stapels. In einigen Strukturen können die oberen Abstandshalter die unteren Abstandshalter teilweise überlappen.

公开(公告)号：DE102019204967A1

公开(公告)日：2019-11-14

申请号：DE102019204967

申请日：2019-04-08

Applicant: GLOBALFOUNDRIES INC

Inventor： WANG HAITING ,  LU RONGTAO ,  CHANG CHIH-CHIANG ,  XU GUOWEI ,  ZANG HUI ,  BEASOR SCOTT ,  XIE RUILONG

IPC: H01L29/78 ,  H01L21/336

Abstract: Die vorliegenden Angaben beziehen sich auf Halbleiterstrukturen und insbesondere auf angeschrägte Austauschgatestrukturen sowie auf Herstellungsverfahren. Die Struktur umfasst: ein zurückgesetztes Gatedielektrikumsmaterial in einer Grabenstruktur; mehrere zurückgesetzte Austrittsarbeitsmaterialien innerhalb der Grabenstruktur auf dem zurückgesetzten Gatedielektrikumsmaterial; mehrere zusätzliche Austrittsarbeitsmaterialien innerhalb der Grabenstruktur, die sich oberhalb des zurückgesetzten Gatedielektrikumsmaterials und der mehreren zurückgesetzten Austrittsarbeitsmaterialien befinden; ein Gatemetall innerhalb der Grabenstruktur und über den mehreren zusätzlichen Austrittsarbeitsmaterialien, wobei das Gatemetall und die mehreren zusätzlichen Austrittsarbeitsmaterialien eine flache Oberfläche unterhalb einer oberen Oberfläche der Grabenstruktur haben; und ein Deckmaterial über dem Gatematerial und den mehreren zusätzlichen Austrittsarbeitsmaterialien.

公开(公告)号：DE102019204737A1

公开(公告)日：2019-11-07

申请号：DE102019204737

申请日：2019-04-03

Applicant: GLOBALFOUNDRIES INC

Inventor： SHU JIEHUI ,  ECONOMIKOS LAERTIS ,  WU XUSHENG ,  ZHANG JOHN ,  HUANG HAIGOU ,  ZHAN HUI ,  HAN TAO ,  WANG HAITING ,  LIU JINPING ,  ZANG HUI

IPC: H01L21/8234 ,  H01L21/336 ,  H01L27/088 ,  H01L29/78

Abstract: In Verbindung mit einem Austausch-Metall-Gate (RMG) -Prozess zur Bildung eines Finnen-Feldeffekttransistors (FinFET) nutzen Gate-Isolationsverfahren und zugehörige Strukturen die Bildung von unterschiedlichen schmalen und breiten Gateschnittbereichen in einem Opfergate. Die Bildung eines schmalen Gateschnitts zwischen eng beabstandeten Finnen kann das Ausmaß des Ätzschadens an dielektrischen Zwischenschichtschichten benachbart zu dem schmalen Gateschnitt verringern, indem die Abscheidung solcher dielektrischen Schichten bis nach der Bildung der schmalen Gateschnittöffnung verzögert wird. Die Verfahren und resultierenden Strukturen verringern auch die Neigung zu Kurzschlüssen zwischen später gebildeten benachbarten Gates.