中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

10 records (took 0.014 seconds)

    TRAINING OF ARTIFICIAL NEURAL NETWORKS
    2.
    发明专利
    TRAINING OF ARTIFICIAL NEURAL NETWORKS 未知

    公开(公告)号：CA3137231A1

    公开(公告)日：2020-11-19

    申请号：CA3137231

    申请日：2020-05-12

    Applicant: IBM

    Inventor： LE GALLO-BOURDEAU MANUEL ,  KHADDAM-ALJAMEH RIDUAN ,  KULL LUKAS ,  FRANCESE PIER ANDREA ,  TOIFL THOMAS ,  SEBASTIAN ABU ,  ELEFTHERIOU EVANGELOS STAVROS

    IPC: G06N3/063 ,  G06N3/08

    Abstract: Methods and apparatus are provided for training an artificial neural network having a succession of neuron layers with interposed synaptic layers each having a respective set of N-bit fixed-point weights {w} for weighting signals propagated between its adjacent neuron layers, via an iterative cycle of signal propagation and weight-update calculation operations. Such a method includes, for each synaptic layer, storing a plurality p of the least-significant bits of each N-bit weight w in digital memory, and storing the next n-bit portion of each weight w in an analog multiply-accumulate unit comprising an array of digital memory elements. Each digital memory element comprises n binary memory cells for storing respective bits of the n-bit portion of a weight, where n = 1 and (p + n + m) = N where m = 0 corresponds to a defined number of most-significant zero bits in weights of the synaptic layer.

    ELEKTROSTATISCHE SCHUTZVORRICHTUNG
    3.
    发明专利
    ELEKTROSTATISCHE SCHUTZVORRICHTUNG 未知

    公开(公告)号：DE112019000181T5

    公开(公告)日：2020-07-16

    申请号：DE112019000181

    申请日：2019-01-21

    Applicant: IBM

    Inventor： FRANCESE PIER ANDREA ,  MORF THOMAS

    IPC: H01F27/00

    Abstract: Aspekte der Erfindung stellen eine elektrostatische Schutzvorrichtung zum Schutz eines Eingangsanschlusses einer elektronischen Schaltung bereit. Die elektrostatische Schutzvorrichtung umfasst eine gestapelte Spulenbaugruppe mit vier Anschlüssen. Die elektrostatische Schutzvorrichtung umfasst ferner eine Human-Body-Model-ESD-Schutzschaltung, eine Charge-Device-Model-ESD-Schutzschaltung und eine Impedanzanpassungsschaltung. Die ESD-Schutzschaltung des Human-Body-Model-ESD-Schutzschaltung, die ESD-Schutzschaltung des Charge-Device-Model-ESD-Schutzschaltung und die Impedanzanpassungsschaltung sind mit separaten Anschlüssen verbunden, die aus den vier Anschlüssen ausgewählt werden.

    TRAINING OF ARTIFICIAL NEURAL NETWORKS
    4.
    发明专利
    TRAINING OF ARTIFICIAL NEURAL NETWORKS 未知

    公开(公告)号：SG11202110345XA

    公开(公告)日：2021-10-28

    申请号：SG11202110345X

    申请日：2020-05-12

    Applicant: IBM

    Inventor： LE GALLO-BOURDEAU MANUEL ,  KHADDAM-ALJAMEH RIDUAN ,  KULL LUKAS ,  FRANCESE PIER ANDREA ,  TOIFL THOMAS ,  SEBASTIAN ABU ,  ELEFTHERIOU EVANGELOS STAVROS

    IPC: G06N3/063 ,  G06N3/08

    Abstract: Methods and apparatus are provided for training an artificial neural network having a succession of neuron layers with interposed synaptic layers each having a respective set of N-bit fixed-point weights {w} for weighting signals propagated between its adjacent neuron layers, via an iterative cycle of signal propagation and weight-update calculation operations. Such a method includes, for each synaptic layer, storing a plurality p of the least-significant bits of each N-bit weight w in digital memory, and storing the next n-bit portion of each weight w in an analog multiply-accumulate unit comprising an array of digital memory elements. Each digital memory element comprises n binary memory cells for storing respective bits of the n-bit portion of a weight, where n≥1 and (p+n+m)=N where m≥0 corresponds to a defined number of most-significant zero bits in weights of the synaptic layer.

    Clock recovery method and apparatus
    5.
    发明专利
    Clock recovery method and apparatus 未知

    公开(公告)号：GB2521526A

    公开(公告)日：2015-06-24

    申请号：GB201420722

    申请日：2014-11-21

    Applicant: IBM

    Inventor： TOIFL THOMAS ,  KULL LUKAS ,  FRANCESE PIER ANDREA

    IPC: H04L7/033

    Abstract: A method of phase rotation for use in clock recovery comprises the steps of: i) providing a timing estimation value (TEV) at least indicating for each of the input data symbols f(t) whether an input data sample has been sampled early or late by a sampling clock signal CLK; ii) generating a phase offset value φn-k indicating a phase rotation PR of the sampling clock signal CLK based on the TEV; and iii) modifying the timing function value based on a change of the phase offset value Δφ, resulting in the timing estimation value (TEV). In an embodiment, the timing estimation means includes a timing function block 61 which receives the corrected data samples and applies a Mueller-Muller timing function. An inner loop feeds back the obtained phase offset value φn-k to an adder 62 to correct the delay caused by propagation of the incoming data stream the ADC 2 and the optional feed forward equaliser 5. In general, the outer control loop and the inner control loop both perform feedback control to keep the timing function value to zero.

    EINHEIT ZUM SCHUTZ GEGEN ELEKTROSTATISCHE AUFLADUNG
    6.
    发明专利
    EINHEIT ZUM SCHUTZ GEGEN ELEKTROSTATISCHE AUFLADUNG 未知

    公开(公告)号：DE112022001649B4

    公开(公告)日：2024-11-28

    申请号：DE112022001649

    申请日：2022-02-08

    Applicant: IBM

    Inventor： MORF THOMAS ,  FRANCESE PIER ANDREA

    IPC: H01L23/60 ,  H02H9/04 ,  H03L5/00

    Abstract: Einheit (100) zum Schutz gegen elektrostatische Aufladung zum Schützen eines Eingangsanschlusses einer elektronischen Schaltung, wobei die Einheit (100) zum Schutz gegen elektrostatische Aufladung aufweist:eine erste gestapelte Spule (104), eine zweite gestapelte Spule (106) und einen Eingangsanschlusskontakt (102), wobei die zweite gestapelte Spule (106) mit der ersten gestapelten Spule (104) induktiv gekoppelt ist;wobei die erste gestapelte Spule (104) einen mit dem Eingangsanschlusskontakt (102) verbundenen Eingang der ersten Spule (104), einen mit einer ESD-Schutzschaltung für niedrigere Frequenzen verbundenen Ausgangsanschluss der ersten Spule (104) und einen mit einer Abschlusslast verbundenen Abschlussanschluss der ersten Spule (104) aufweist und wobei die ESD-Schutzschaltung für niedrigere Frequenzen einen Ausgang für niedrigere Frequenzen aufweist;wobei die zweite gestapelte Spule einen mit einer ESD-Schutzschaltung für höhere Frequenzen verbundenen Ausgangsanschluss aufweist und wobei die ESD-Schutzschaltung für höhere Frequenzen einen Ausgang für höhere Frequenzen aufweist; undwobei die Einheit (100) zum Schutz gegen elektrostatische Aufladung eine Summierungsschaltung (150) aufweist, die zum Ausgeben einer Summierung einer Ausgabe für höhere Frequenzen und einer Ausgabe für niedrigere Frequenzen an den Eingangsanschuss der elektronischen Schaltung konfiguriert ist.

    AUSFÜHREN VON SKALARPRODUKTOPERATIONEN UNTER VERWENDUNG EINER MEMRISTIVEN CROSSBAR-ANORDNUNG
    7.
    发明专利
    AUSFÜHREN VON SKALARPRODUKTOPERATIONEN UNTER VERWENDUNG EINER MEMRISTIVEN CROSSBAR-ANORDNUNG 未知

    公开(公告)号：DE112020004231T5

    公开(公告)日：2022-06-09

    申请号：DE112020004231

    申请日：2020-08-14

    Applicant: IBM

    Inventor： DAZZI MARTINO ,  FRANCESE PIER ANDREA ,  SEBASTIAN ABU ,  LE GALLO-BOURDEAU MANUEL ,  ELEFTHERIOU EVANGELOS STAVROS

    IPC: G06N3/04

    Abstract: Ein Verfahren, ein Computersystem und ein Computerprogrammprodukt zum Ausführen einer Matrixfaltung an einer multidimensionalen Eingabematrix zur Ermittlung einer multidimensionalen Ausgabematrix. Die Matrixfaltung kann einen Satz von Skalarproduktoperationen zur Ermittlung sämtlicher Elemente der Ausgabematrix umfassen. Jede Skalarproduktoperation des Satzes von Skalarproduktoperationen kann eine Eingabeuntermatrix der Eingabematrix und mindestens eine Faltungsmatrix umfassen. Das Verfahren kann das Bereitstellen einer memristiven Crossbar-Anordnung einschließen, die so konfiguriert ist, dass sie eine Vektor-Matrix-Multiplikation ausführt. Ein Untersatz des Satzes von Skalarproduktoperationen kann durch Speichern der Faltungsmatrizen des Untersatzes von Skalarproduktoperationen in der Crossbar-Anordnung und Eingeben eines Eingabevektors, der sämtliche diskreten Elemente der Eingabeuntermatrizen des Untersatzes umfasst, in die Crossbar-Anordnung berechnet werden.

    Clock recovery method and apparatus
    10.
    发明专利
    Clock recovery method and apparatus 未知

    公开(公告)号：GB2520716A

    公开(公告)日：2015-06-03

    申请号：GB201321031

    申请日：2013-11-28

    Applicant: IBM

    Inventor： BUCHMANN PETER ,  FRANCESE PIER ANDREA ,  TOIFI THOMAS H

    IPC: H04L7/033

    Abstract: Disclosed is a clock recovery method for a data receiving unit (1, fig.1). The data receiver may comprise sampling latches (2, fig.1), a multiphase generator (3, fig.1), and a clock recovery unit (5, fig.1) controlling a phase rotation unit (4, fig 1). The method, which may be carried out in the clock recovery unit (5, fig.1), comprises the steps of: obtaining an early/late signal E/L from an incoming data stream DI, wherein the early/late signal indicates if a set of one or more data samples of the incoming data stream DI is earlier or later than an edge of a clock signal phase-rotated by an amount depending on a phase offset value PR; updating a phase rotation counter value phtot in response to the early/late signal; and providing the phase offset value PR depending on a rounded phase rotation counter value phtot; wherein the phase offset value PR is determined by a look-ahead function 19, 20 which maintains, increments or decrements the rounded phase rotation counter value phtot depending on the early/late signal E/L and on the phase rotation counter value phtot. The system reduces latency and jitter.

Patent Agency Ranking