公开(公告)号：GB2500848A

公开(公告)日：2013-10-02

申请号：GB201312793

申请日：2012-01-16

Applicant: IBM

Inventor： JOHNSON JEFFREY B ,  MURALIDHAR RAMACHANDRAN ,  OLDIGES PHILLIP J ,  ONTALUS VIOREL C ,  XIU KAI

IPC: H01L21/8238 ,  H01L21/8234 ,  H01L27/12

Abstract: A method for forming a stressed channel field effect transistor (FET) with source/drain buffers (501) includes etching cavities (301) in a substrate (201) on either side of a gate stack located (202/203) on the substrate; depositing source/drain buffer material (401) in the cavities; etching the source/drain buffer material to form vertical source/drain buffers adjacent to a channel region (502) of the FET; and depositing source/drain stressor material (601) in the cavities adjacent to and over the vertical source/drain buffers.

公开(公告)号：GB2500848B

公开(公告)日：2014-10-22

申请号：GB201312793

申请日：2012-01-16

Applicant: IBM

Inventor： JOHNSON JEFFREY B ,  MURALIDHAR RAMACHANDRAN ,  OLDIGES PHILLIP J ,  ONTALUS VIOREL C ,  XIU KAI

IPC: H01L21/8238 ,  H01L21/8234 ,  H01L27/12

公开(公告)号：DE112020004199T5

公开(公告)日：2022-05-19

申请号：DE112020004199

申请日：2020-10-14

Applicant: IBM

Inventor： PHAN DZUNG TIEN ,  BASEMAN ROBERT JEFFREY ,  TIPU FATEH ALI ,  NGUYEN NAM ,  MURALIDHAR RAMACHANDRAN

IPC: H01L21/66 ,  H01L21/822

Abstract: Ein Verfahren zum Verbessern von mindestens entweder einer Qualität oder einer Ausbeute eines physischen Prozessen weist auf: Erhalten von Werten aus jeweiligen Leistungen des physischen Prozesses für eine Mehrzahl von Variablen, die dem physischen Prozess zugehörig sind; Bestimmen von mindestens einem Gaußschen Mischungsmodell (GMM), das die Werte für die Variablen für die Leistungen des physischen Prozesses darstellt; Berechnen, mindestens teilweise auf Grundlage des mindestens einen GMMs, von mindestens einem Anomalie-Score für mindestens eine der Variablen für mindestens eine der Leistungen des physischen Prozesses; Identifizieren, auf Grundlage des mindestens einen Anomalie-Scores, der mindestens einen der Leistungen des physischen Prozesses als einen Ausreißer; und Modifizieren, mindestens teilweise auf Grundlage der Ausreißer-Identifizierung, der mindestens einen der Variablen für eine oder mehrere nachfolgende Leistungen des physischen Prozesses.

公开(公告)号：DE112020004837T5

公开(公告)日：2022-07-07

申请号：DE112020004837

申请日：2020-09-09

Applicant: IBM

Inventor： PHAN DZUNG TIEN ,  BASEMAN ROBERT ,  MURALIDHAR RAMACHANDRAN ,  TIPU FATEH ,  NGUYEN NAM

IPC: H01L21/66 ,  G07C3/14 ,  H01L21/822

Abstract: Ein Verfahren zur Prozesssteuerung unter Verwendung von prädiktivem Long-Short-Term-Memory umfasst ein Erhalten historischer Nachprozess-Messungen, die an vorherigen Produkten des Herstellungsprozesses vorgenommen wurden; Erhalten historischer Inprozess-Messungen, die an vorherigen Werkstücken während des Herstellungsprozesses vorgenommen wurden; Trainieren eines neuronalen Netzes, um jede der historischen Nachprozess-Messungen als Reaktion auf die zugehörigen historischen Inprozess-Messungen und vorangegangene historische Nachprozess-Messungen vorherzusagen; Erhalten gegenwärtiger Inprozess-Messungen an einem gegenwärtigen Werkstück während des Herstellungsprozesses; Vorhersagen einer zukünftigen Nachprozess-Messung für das gegenwärtige Werkstück durch Bereitstellen der gegenwärtigen Inprozess-Messungen und der historischen Nachprozess-Messungen als Eingaben für das neuronale Netz; und Anpassen mindestens einer steuerbaren Variablen des Herstellungsprozesses als Reaktion auf die Vorhersage der zukünftigen Nachprozess-Messung.

公开(公告)号：DE112012000510B4

公开(公告)日：2014-06-18

申请号：DE112012000510

申请日：2012-01-16

Applicant: IBM

Inventor： JOHNSON JEFFREY B ,  MURALIDHAR RAMACHANDRAN ,  OLDIGES PHILLIP J ,  ONTALUS VIOREL C ,  XIU KAI

IPC: H01L21/336 ,  H01L21/84 ,  H01L29/161 ,  H01L29/78

Abstract: Verfahren zum Bilden eines Feldeffekttransistors (FET) mit verspanntem Kanal mit Source/Drain-Puffern, wobei das Verfahren aufweist: Ätzen von Hohlräumen in einem Substrat auf beiden Seiten eines Gate-Stapels, der sich auf dem Substrat befindet; Abscheiden von Source/Drain-Puffermaterial in den Hohlräumen; Ätzen des Source/Drain-Puffermaterials, um vertikale Source/Drain-Puffer neben einem Kanalbereich des FET zu bilden; und Abscheiden von Source/Drain-Stressormaterial in den Hohlräumen neben und über den vertikalen Source/Drain-Puffern.

公开(公告)号：DE112012000510T5

公开(公告)日：2013-12-05

申请号：DE112012000510

申请日：2012-01-16

Applicant: IBM

Inventor： JOHNSON JEFFREY B ,  MURALIDHAR RAMACHANDRAN ,  OLDIGES PHILLIP J ,  ONTALUS VIOREL C ,  XIU KAI

IPC: H01L21/336 ,  H01L21/782 ,  H01L21/8238 ,  H01L27/12

Abstract: Ein Verfahren zum Bilden eines Feldeffekttransistors (FET) mit verspanntem Kanal mit Source/Drain-Puffern (501) beinhaltet ein Ätzen von Hohlräumen (301) in einem Substrat (201) auf beiden Seiten eines Gate-Stapels (202/203), der sich auf dem Substrat befindet; Abscheiden von Source/Drain-Puffermaterial (401) in den Hohlräumen; Ätzen des Source/Drain-Puffermaterials, um vertikale Source/Drain-Puffer neben einem Kanalbereich (502) des FET zu bilden; und Abscheiden von Source/Drain-Stressormaterial (601) in den Hohlräumen neben und über den vertikalen Source/Drain-Puffern.