公开(公告)号：WO2012064912A2

公开(公告)日：2012-05-18

申请号：PCT/US2011060084

申请日：2011-11-10

Applicant: IBM ,  JOHNSON JEFFREY B ,  NARASIMHA SHREESH ,  NAYFEH HASAN M ,  ONTALUS VIOREL C ,  ROBINSON ROBERT R

Inventor： JOHNSON JEFFREY B ,  NARASIMHA SHREESH ,  NAYFEH HASAN M ,  ONTALUS VIOREL C ,  ROBINSON ROBERT R

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7824 ,  H01L21/76237 ,  H01L21/84 ,  H01L27/1203

Abstract: A structure, a FET, a method of making the structure and of making the FET. The structure including: a silicon layer (105; Fig. 5) on a buried oxide (BOX) layer (115) of a silicon-on-insulator substrate (100); a trench in the silicon layer extending from a top surface of the silicon layer into the silicon layer, the trench not extending to the BOX layer (160, 165, and 170), a doped region (155) in the silicon layer between and abutting the BOX layer and a bottom of the trench, the first doped region doped to a first dopant concentration; a first epitaxial layer (160), doped to a second dopant concentration, in a bottom of the trench; a second epitaxial layer (165), doped to a third dopant concentration, on the first epitaxial layer in the trench; and wherein the third dopant concentration is greater than the first and second dopant concentrations and the first dopant concentration is greater than the second dopant concentration.

Abstract translation: 一种结构，一种FET，一种制造该结构和制造该FET的方法。 所述结构包括：在绝缘体上硅衬底（100）上的掩埋氧化物（BOX）层（115）上的硅层（105;图5）; 所述硅层中的沟槽从所述硅层的顶表面延伸到所述硅层中，所述沟槽不延伸到所述BOX层（160,165和170），所述硅层中的掺杂区域（155）和邻接 BOX层和沟槽的底部，掺杂到第一掺杂剂浓度的第一掺杂区; 在沟槽的底部掺杂到第二掺杂剂浓度的第一外延层（160）; 在沟槽中的第一外延层上掺杂到第三掺杂剂浓度的第二外延层（165）; 并且其中所述第三掺杂剂浓度大于所述第一和第二掺杂剂浓度，并且所述第一掺杂剂浓度大于所述第二掺杂剂浓度。

公开(公告)号：GB2497259B

公开(公告)日：2013-12-11

申请号：GB201306404

申请日：2011-11-10

Applicant: IBM

Inventor： JOHNSON JEFFREY B ,  NARASIMHA SHREESH ,  NAYFEH HASAN M ,  ONTALUS VIOREL C ,  ROBINSON ROBERT R

IPC: H01L21/762 ,  H01L21/84 ,  H01L27/12

公开(公告)号：GB2492524B

公开(公告)日：2013-05-22

申请号：GB201220031

申请日：2011-04-08

Applicant: IBM

Inventor： CHAN KEVIN K ,  DUBE ABHISHEK ,  HOLT JUDSON R ,  LI JINGHONG ,  NEWBURY JOSEPH ,  ONTALUS VIOREL C ,  PARK DAE-GYU ,  ZHU ZHENGMAO

IPC: H01L29/78 ,  H01L21/8238

公开(公告)号：GB2500848A

公开(公告)日：2013-10-02

申请号：GB201312793

申请日：2012-01-16

Applicant: IBM

Inventor： JOHNSON JEFFREY B ,  MURALIDHAR RAMACHANDRAN ,  OLDIGES PHILLIP J ,  ONTALUS VIOREL C ,  XIU KAI

IPC: H01L21/8238 ,  H01L21/8234 ,  H01L27/12

Abstract: A method for forming a stressed channel field effect transistor (FET) with source/drain buffers (501) includes etching cavities (301) in a substrate (201) on either side of a gate stack located (202/203) on the substrate; depositing source/drain buffer material (401) in the cavities; etching the source/drain buffer material to form vertical source/drain buffers adjacent to a channel region (502) of the FET; and depositing source/drain stressor material (601) in the cavities adjacent to and over the vertical source/drain buffers.

公开(公告)号：DE112011103730T5

公开(公告)日：2013-09-26

申请号：DE112011103730

申请日：2011-11-10

Applicant: IBM

Inventor： NARASIMHA SHREESH ,  ONTALUS VIOREL C ,  JOHNSON JEFFREY B ,  NAYFEH HASAN M

IPC: H01L29/78 ,  H01L21/336

Abstract: Eine Struktur, ein FET, ein Verfahren zum Herstellen der Struktur und zum Herstellen des FET. Die Struktur beinhaltet: eine Siliciumschicht (105; 5) auf einer vergrabenen Oxid(BOX)-Schicht (115) eines Silicium-auf-Isolator-Substrats (100); einen Graben in der Siliciumschicht, der sich von einer Oberseite der Siliciumschicht in die Siliciumschicht hinein erstreckt, wobei sich der Graben nicht bis zu der BOX-Schicht (160, 165, und 170) erstreckt, einen dotierten Bereich (155) in der Siliciumschicht zwischen der BOX-Schicht und einem Boden des Grabens und an diese angrenzend, wobei der erste dotierte Bereich bis zu einer ersten Dotierstoffkonzentration dotiert ist; eine erste epitaxiale Schicht (160) in einem Boden des Grabens, die bis zu einer zweiten Dotierstoffkonzentration dotiert ist; eine zweite epitaxiale Schicht (165) auf der ersten epitaxialen Schicht in dem Graben, die bis zu einer dritten Dotierstoffkonzentration dotiert ist; und wobei die dritte Dotierstoffkonzentration höher als die erste und zweite Dotierstoffkonzentration ist und die erste Dotierstoffkonzentration höher als die zweite Dotierstoffkonzentration ist.

公开(公告)号：GB2500848B

公开(公告)日：2014-10-22

申请号：GB201312793

申请日：2012-01-16

Applicant: IBM

Inventor： JOHNSON JEFFREY B ,  MURALIDHAR RAMACHANDRAN ,  OLDIGES PHILLIP J ,  ONTALUS VIOREL C ,  XIU KAI

IPC: H01L21/8238 ,  H01L21/8234 ,  H01L27/12

公开(公告)号：GB2497259A

公开(公告)日：2013-06-05

申请号：GB201306404

申请日：2011-11-10

Applicant: IBM

Inventor： JOHNSON JEFFREY B ,  NARASIMHA SHREESH ,  NAYFEH HASAN M ,  ONTALUS VIOREL C ,  ROBINSON ROBERT R

IPC: H01L21/762 ,  H01L21/84 ,  H01L27/12

Abstract: A structure, a FET, a method of making the structure and of making the FET. The structure including: a silicon layer (105; Fig. 5) on a buried oxide (BOX) layer (115) of a silicon-on-insulator substrate (100); a trench in the silicon layer extending from a top surface of the silicon layer into the silicon layer, the trench not extending to the BOX layer (160, 165, and 170), a doped region (155) in the silicon layer between and abutting the BOX layer and a bottom of the trench, the first doped region doped to a first dopant concentration; a first epitaxial layer (160), doped to a second dopant concentration, in a bottom of the trench; a second epitaxial layer (165), doped to a third dopant concentration, on the first epitaxial layer in the trench; and wherein the third dopant concentration is greater than the first and second dopant concentrations and the first dopant concentration is greater than the second dopant concentration.

公开(公告)号：DE112012000510B4

公开(公告)日：2014-06-18

申请号：DE112012000510

申请日：2012-01-16

Applicant: IBM

Inventor： JOHNSON JEFFREY B ,  MURALIDHAR RAMACHANDRAN ,  OLDIGES PHILLIP J ,  ONTALUS VIOREL C ,  XIU KAI

IPC: H01L21/336 ,  H01L21/84 ,  H01L29/161 ,  H01L29/78

Abstract: Verfahren zum Bilden eines Feldeffekttransistors (FET) mit verspanntem Kanal mit Source/Drain-Puffern, wobei das Verfahren aufweist: Ätzen von Hohlräumen in einem Substrat auf beiden Seiten eines Gate-Stapels, der sich auf dem Substrat befindet; Abscheiden von Source/Drain-Puffermaterial in den Hohlräumen; Ätzen des Source/Drain-Puffermaterials, um vertikale Source/Drain-Puffer neben einem Kanalbereich des FET zu bilden; und Abscheiden von Source/Drain-Stressormaterial in den Hohlräumen neben und über den vertikalen Source/Drain-Puffern.

公开(公告)号：DE112012000510T5

公开(公告)日：2013-12-05

申请号：DE112012000510

申请日：2012-01-16

Applicant: IBM

Inventor： JOHNSON JEFFREY B ,  MURALIDHAR RAMACHANDRAN ,  OLDIGES PHILLIP J ,  ONTALUS VIOREL C ,  XIU KAI

IPC: H01L21/336 ,  H01L21/782 ,  H01L21/8238 ,  H01L27/12

Abstract: Ein Verfahren zum Bilden eines Feldeffekttransistors (FET) mit verspanntem Kanal mit Source/Drain-Puffern (501) beinhaltet ein Ätzen von Hohlräumen (301) in einem Substrat (201) auf beiden Seiten eines Gate-Stapels (202/203), der sich auf dem Substrat befindet; Abscheiden von Source/Drain-Puffermaterial (401) in den Hohlräumen; Ätzen des Source/Drain-Puffermaterials, um vertikale Source/Drain-Puffer neben einem Kanalbereich (502) des FET zu bilden; und Abscheiden von Source/Drain-Stressormaterial (601) in den Hohlräumen neben und über den vertikalen Source/Drain-Puffern.