公开(公告)号：JP2011023719A

公开(公告)日：2011-02-03

申请号：JP2010157590

申请日：2010-07-12

Applicant: Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

Inventor： DAUBENSPECK TIMOTHY HARRISON ,  GAMBINO JEFFREY P ,  SAUTER WOLFGANG ,  MUZZY CHRISTOPHER DAVID ,  QUESTAD DAVID L ,  SULLIVAN TIMOTHY DOOLING ,  PAUL FORTIER

IPC: H01L21/60

CPC classification number: H01L24/05 ,  H01L24/03 ,  H01L24/13 ,  H01L2224/02125 ,  H01L2224/03005 ,  H01L2224/0401 ,  H01L2224/05011 ,  H01L2224/05016 ,  H01L2224/05019 ,  H01L2224/05027 ,  H01L2224/05552 ,  H01L2224/05563 ,  H01L2224/05572 ,  H01L2224/10126 ,  H01L2224/1147 ,  H01L2224/131 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/3511 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: PROBLEM TO BE SOLVED: To provide a structure of a control collapse chip connection (C4) and its manufacturing method, and particularly, a structure to improve reliability of lead-free C4 interconnection and its method. SOLUTION: The structure includes a ball limited metalization (BLM) layer and a solder ball of control collapse chip connection (C4) formed on the BLM layer. Moreover, the structure includes the final metal pad layer under the BLM layer and a cap layer under the final metal pad layer. Then the structure includes an air gap between the final metal pad layer and one of the BLM layer and cap layer under the C4 solder ball. COPYRIGHT: (C)2011,JPO&INPIT

Abstract translation: 要解决的问题：提供控制崩溃芯片连接（C4）的结构及其制造方法，特别是提高无铅C4互连的可靠性的结构及其方法。 解决方案：该结构包括在BLM层上形成的球限制金属化（BLM）层和控制崩溃芯片连接（C4）的焊球。 此外，该结构包括在BLM层下面的最终金属焊盘层和在最终金属焊盘层下面的覆盖层。 然后，该结构在最终金属焊盘层与C4焊球之下的BLM层和盖层之一之间包括气隙。 版权所有（C）2011，JPO＆INPIT

公开(公告)号：JP2003243401A

公开(公告)日：2003-08-29

申请号：JP2003019203

申请日：2003-01-28

Applicant: IBM

Inventor： DAVIS CHARLES R ,  HAWKEN DAVID L ,  JUNG DAE YOUNG ,  WILLIAM F LANDERS ,  QUESTAD DAVID L

IPC: H01L21/3205 ,  H01L23/52 ,  H01L23/522 ,  H01L23/532 ,  H01L23/58

Abstract: PROBLEM TO BE SOLVED: To manufacture a mesh-like reinforcing structure inhibiting peeling and cracking in a multilayer semiconductor structure using a low dielectric constant dielectric material and a copper-based metal wire. SOLUTION: A mesh-like interconnecting structure is provided with electrically conductive pads 45 that are interconnected by electrically conductive lines 37 and 38 at each wiring level, and each electrically conductive pad is connected with the adjacent pad at the next wiring level through a plurality of electrically conductive via holes. The electrically conductive pads, lines and via holes are manufactured in a normal BEOL device wiring level integration process. This mesh-like reinforcing structure can be manufactured in the periphery of the device like a chip or in the empty region of the device requiring a connection for inhibiting peeling. COPYRIGHT: (C)2003,JPO

公开(公告)号：DE112012004768T5

公开(公告)日：2014-11-06

申请号：DE112012004768

申请日：2012-08-29

Applicant: IBM

Inventor： DAUBENSPECK TIMOTHY H ,  GAMBINO JEFFREY P ,  MUZZY CHRISTOPHER D ,  QUESTAD DAVID L ,  SAUTER WOLFGANG ,  SULLIVAN TIMOTHY D

IPC: H01L23/48

Abstract: Ein topographisches Merkmal (305) ist in unmittelbarer Nähe zu einer leitfähigen Bond-Kontaktstelle (235) ausgebildet, die dazu verwendet wird, einen Lötkontakthügel (160) mit einem Halbleiter-Chip (140) zu verbinden. Das topographische Merkmal (305) ist durch einen Zwischenraum (310) von der leitfähigen Bond-Kontaktstelle (235) getrennt. Bei einer Ausführungsform ist das topographische Merkmal (305) an einer Stelle ausgebildet, die sich etwas jenseits der äußeren Begrenzung des Lötkontakthügels (160) befindet, wobei eine Kante des Kontakthügels (160) vertikal so ausgerichtet ist, dass sie mit dem Zwischenraum (310) zusammenfällt, der die leitfähige Bond-Kontaktstelle (235) von dem topographischen Merkmal (305) trennt. Das topographische Merkmal (305) stellt eine Erhöhung der Dicke einer nichtleitfähigen Schicht (240), die über dem Halbleiter-Chip (140) und der leitfähigen Bond-Kontaktstelle (235) angeordnet ist, und eine Verspannungspufferung bereit.