公开(公告)号：DE112011100118T5

公开(公告)日：2012-11-08

申请号：DE112011100118

申请日：2011-01-19

Applicant: IBM

Inventor： KIM KYU-HYOUN ,  DREPS DANIEL ,  SORNA MICHAEL ,  KERR MICHAEL KEVIN ,  MANN DAVID WILLIAM ,  MOSSMAN JAMES ,  TREMAINE ROBERT ,  GOWER KEVIN ,  ZEVIN WILLIAM MARK

IPC: G06F13/42 ,  G06F13/16 ,  G11C7/10

Abstract: Ein Verfahren und eine Vorrichtung zum Ermitteln der ordnungsgemäßen zeitlichen Abstimmung für das Empfangen einer von einem adressierten Speicherchip auf einem bidirektionalen Data Strobe gesendeten normalen Umschaltung in einem Hostcomputer in einem Speichersystem. Es wird eine Verschiebung in dem Data Strobe hergestellt, entweder durch Ausgabe des Befehls an den adressierten Speicherchip während eines Einarbeitungszeitraums, den Data Strobe in einen bekannten Zustand zu bringen, oder durch Bereitstellen einer Spannungsverschiebung zwischen einer wahren und einer komplementären Phase in dem Data Strobe oder durch Bereitstellen einer Schaltkreisvorspannung in einem Differenzempfänger auf dem Hostcomputer, der das Data Strobe empfängt. Eine Reihe von Lesebefehlen wird von dem Hostcomputer an den adressierten Speicherchip gesendet, der durch Senden der normalen Umschaltung reagiert. Die zeitliche Abstimmung des Empfangens der normalen Umschaltung, die von dem Hostcomputerchip empfangen wird, wird so lange angepasst, bis die normale Umschaltung ordnungsgemäß empfangen wird.

公开(公告)号：DE112011104682B4

公开(公告)日：2019-02-14

申请号：DE112011104682

申请日：2011-12-21

Applicant: IBM

Inventor： ZEVIN WILLIAM MARK ,  DO LYDIA

IPC: G11C29/00 ,  G06F12/00 ,  G06F13/16 ,  G11C8/18 ,  G11C11/406 ,  G11C11/4076

Abstract: Verfahren zum Kalibrieren eines Speichersystems, wobei das Verfahren aufweist:Eintreten (504) in eine Prüfbetriebsart in der Speichereinheit (104); Messen einer Spaltenadresse-Strobesignal-Schreiblatenzzeit (CWL) in der Speichereinheit durch:Justieren des Spaltenadresse-Strobesignals, sodass ein Taktsignal mittig in einem Schreibdaten-Strobesignals liegt,Empfangen (506) eines Schreibbefehls von einer Speichersteuereinheit (102);Empfangen (510) eines Daten-Strobesignals von der Speichersteuereinheit; undZählen (512) einer Anzahl von Taktzyklen zwischen dem Empfangen des Schreibbefehls und dem Empfangen des Daten-Strobesignals;Berechnen (514) einer Differenz zwischen der gemessenen CWL und einer programmierten CWL; undÜbertragen (516) der berechneten Differenz zu der Speichersteuereinheit, wobei die Speichersteuereinheit die berechnete Differenz zum Justieren einer Zeitverzögerung verwendet, um die gemessene CWL anzupassen.

公开(公告)号：DE112011100118B4

公开(公告)日：2015-01-08

申请号：DE112011100118

申请日：2011-01-19

Applicant: IBM

Inventor： KIM KYU-HYOUN ,  DREPS DANIEL ,  SORNA MICHAEL ,  KERR MICHAEL KEVIN ,  MANN DAVID WILLIAM ,  MOSSMAN JAMES ,  TREMAINE ROBERT ,  GOWER KEVIN ,  ZEVIN WILLIAM MARK

IPC: G06F13/42 ,  G06F13/16 ,  G11C7/10

Abstract: Ein Verfahren und eine Vorrichtung zum Ermitteln der ordnungsgemäßen zeitlichen Abstimmung für das Empfangen einer von einem adressierten Speicherchip auf einem bidirektionalen Data Strobe gesendeten normalen Umschaltung in einem Hostcomputer in einem Speichersystem. Es wird eine Verschiebung in dem Data Strobe hergestellt, entweder durch Ausgabe des Befehls an den adressierten Speicherchip während eines Einarbeitungszeitraums, den Data Strobe in einen bekannten Zustand zu bringen, oder durch Bereitstellen einer Spannungsverschiebung zwischen einer wahren und einer komplementären Phase in dem Data Strobe oder durch Bereitstellen einer Schaltkreisvorspannung in einem Differenzempfänger auf dem Hostcomputer, der das Data Strobe empfängt. Eine Reihe von Lesebefehlen wird von dem Hostcomputer an den adressierten Speicherchip gesendet, der durch Senden der normalen Umschaltung reagiert. Die zeitliche Abstimmung des Empfangens der normalen Umschaltung, die von dem Hostcomputerchip empfangen wird, wird so lange angepasst, bis die normale Umschaltung ordnungsgemäß empfangen wird.

公开(公告)号：DE112011104682T5

公开(公告)日：2013-10-10

申请号：DE112011104682

申请日：2011-12-21

Applicant: IBM

Inventor： ZEVIN WILLIAM MARK ,  DO LYDIA

IPC: G06F12/00

Abstract: Kalibrieren der Strobesignal-Schreiblatenzzeit (CWL) an Spaltenadressen, das ein Verfahren zum Kalibrieren eines Speichersystems enthält. Das Verfahren enthält ein Eintreten in eine Prüfbetriebsart in einer Speichereinheit und ein Messen einer CWL in der Speichereinheit. Eine Differenz zwischen der gemessenen CWL und einer programmierten CWL wird berechnet. Die berechnete Differenz wird zu einer Speichersteuereinheit übertragen, die die berechnete Differenz zum Justieren einer Zeitverzögerung verwendet, um die gemessene CWL anzupassen.

公开(公告)号：GB2490432A

公开(公告)日：2012-10-31

申请号：GB201210237

申请日：2011-01-19

Applicant: IBM

Inventor： KIM KYU-HYOUN ,  DREPS DANIEL MARK ,  SORNA MICHAEL ,  KERR MICHAEL KEVIN ,  MANN DAVID WILLIAM ,  MOSSMAN JAMES ,  GOWER KEVIN ,  TREMAINE ROBERT ,  ZEVIN WILLIAM MARK

IPC: G06F13/16 ,  G06F13/42 ,  G11C7/10

Abstract: A method and apparatus for determining correct timing for receiving, in a host in a memory system, of a normal toggle transmitted by an addressed memory chip on a bidirectional data strobe. An offset in the data strobe is established, either by commanding the addressed memory chip, in a training period, to drive the data strobe to a known state, except during transmission of a normal toggle, or by providing a voltage offset between a true and a complement phase in the data strobe, or by providing a circuit bias in a differential receiver on the host the receives the data strobe. A series of read commands are transmitted by the host to the addressed memory chip, which responds by transmitting the normal toggle. Timing of reception of the normal toggle as received by the host chip is adjusted until the normal toggle is correctly received.