公开(公告)号：KR20200144496A

公开(公告)日：2020-12-29

申请号：KR20200072746

申请日：2020-06-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  BRECH HELMUT ,  TWYNAM JOHN

IPC: H01L29/778 ,  H01L21/02 ,  H01L29/20 ,  H01L29/66

Abstract: 일실시예에서, 반도체장치는, 적어도하나의Ⅲ족질화물의에피택셜성장을지지할수 있는제 1 표면을갖는지지층과, 지지층의제 1 표면상에위치한에피택셜Ⅲ족질화물계다층구조물과, 상기지지층의제 1 표면에위치한기생채널억제영역을포함한다.

公开(公告)号：DE102017113923A1

公开(公告)日：2017-12-28

申请号：DE102017113923

申请日：2017-06-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  BRECH HELMUT ,  ZIGLDRUM MATTHIAS

IPC: H01L21/768 ,  H01L21/336 ,  H01L23/522 ,  H01L29/78

Abstract: Bei einer Ausführungsform beinhaltet eine Halbleitervorrichtung ein Halbleitersubstrat mit einer vorderen Oberfläche, einen LDMOS-Transistor, der in der vorderen Oberfläche des Substrats angeordnet ist und eine intrinsische Source aufweist, und einen leitfähigen Durch-Substrat-Via. Eine erste leitfähige Schicht kleidet Seitenwände des Durch-Substrat-Vias aus und erstreckt sich von dem Durch-Substrat-Via auf die vordere Oberfläche des Halbleitersubstrats und ist elektrisch mit der intrinsischen Source gekoppelt.

公开(公告)号：DE102014101074A1

公开(公告)日：2014-08-28

申请号：DE102014101074

申请日：2014-01-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  BRECH HELMUT

IPC: H01L23/522 ,  H01L21/768 ,  H01L29/739 ,  H01L29/78

Abstract: Gemäß einer Ausführungsform der vorliegenden Erfindung weist ein Halbleiterchip einen Bauelementbereich, der in oder über einem Substrat (10) angeordnet ist, einen dotierten Bereich (30, 40), der in dem Bauelementbereich angeordnet ist, und eine Durchkontaktierung (50), die in dem Substrat (10) angeordnet ist, auf. Die Durchkontaktierung (50) erstreckt sich durch den dotierten Bereich (30, 40) hindurch.

公开(公告)号：DE102013108707B4

公开(公告)日：2017-03-23

申请号：DE102013108707

申请日：2013-08-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  BRECH HELMUT

IPC: H01L29/78 ,  H01L21/22 ,  H01L21/265 ,  H01L21/336 ,  H01L29/06 ,  H01L29/167

Abstract: Eine Laterally-Diffused-Metal-Oxide-Semiconductor-Leistungstransistorvorrichtung (10), die Folgendes aufweist: einen Halbleiterkörper (12); einen Source-Bereich (14) eines ersten Leitfähigkeitstyps, der in dem Halbleiterkörper (12) angeordnet ist; einen Drain-Bereich (16) des ersten Leitfähigkeitstyps, der in dem Halbleiterkörper (12) angeordnet und von dem Source-Bereich (14) beabstandet ist; einen Driftbereich (20) des ersten Leitfähigkeitstyps, der in dem Halbleiterkörper (12) angrenzend an den Drain-Bereich (16) zwischen dem Source- (14) und dem Drain-Bereich (16) angeordnet ist; einen Kanalbereich eines zweiten Leitfähigkeitstyps, der in dem Halbleiterkörper (12) angrenzend an den Driftbereich (20) zwischen dem Driftbereich (20) und dem Source-Bereich (14) angeordnet ist, wobei ein Dotierungsmittel des zweiten Leitfähigkeitstyps in dem Kanalbereich einen Querdotierungsgradienten aufweist; einen Dotierungsmittelverzögerungsbereich (26), der in dem Halbleiterkörpers (12) zwischen dem Driftbereich (20) und dem Kanalbereich angeordnet ist, wobei der Dotierungsmittelverzögerungsbereich (26) mit einem Material dotiert ist, das aus der Gruppe bestehend aus Kohlenstoff, Stickstoff und Fluor ausgewählt ist; und ein Gate (22), das wenigstens teilweise über dem Kanalbereich liegt und von diesem isoliert ist.

公开(公告)号：DE102015101917A1

公开(公告)日：2015-08-27

申请号：DE102015101917

申请日：2015-02-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  BRECH HELMUT ,  GOEL SAURABH ,  WILSON RICHARD ,  ZIGLDRUM MATTHIAS

IPC: H01L23/64 ,  H01L21/60 ,  H01L23/485 ,  H01L23/488 ,  H01L25/16 ,  H01L29/423

Abstract: Ein Leistungstransistor-Chip umfasst einen Transistor, der in einem Halbleiterkörper gebildet ist. Der Transistor weist einen Gateanschluss, einen Ausgangsanschluss und einen dritten Anschluss auf. Der Gateanschluss steuert einen Leitenden Kanal zwischen dem Ausgangsanschluss und dem dritten Anschluss. Der Leistungstransistor-Chip umfasst ferner eine strukturierte erste Metallschicht, die auf dem Halbleiterkörper angeordnet und davon isoliert ist. Die strukturierte erste Metallschicht ist mit dem Ausgangsanschluss des Transistors verbunden. Der Leistungstransistor-Chip umfasst ein erstes Bondpad, das auf dem Halbleiterkörper angeordnet und davon isoliert ist. Das erste Bondpad bildet einen Ausgangsanschluss des Leistungstransistor-Chips und ist kapazitiv an die strukturierte erste Metallschicht gekoppelt, um eine Serienkapazität zwischen dem Ausgangsanschluss des Transistors und dem ersten Bondpad zu bilden. Ein Leistungshalbleitergehäuse einschließlich des Leistungstransistor-Chips ist ebenfalls bereitgestellt.

公开(公告)号：DE102013108707A1

公开(公告)日：2014-02-13

申请号：DE102013108707

申请日：2013-08-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  BRECH HELMUT

IPC: H01L29/78 ,  H01L21/22 ,  H01L21/265 ,  H01L21/336 ,  H01L29/06

Abstract: Eine Halbleitervorrichtung (10) enthält einen Driftbereeich (20) in einem ersten Bereich eines Halbleiterkörpers (12). Der Driftbereich (20) enthält Dotierungsmittel eines ersten Leitfähigkeitstyps. Wenigstens angrenzend an einen Rand, beispielsweise eine Kante, des Driftbereichs (20) ist ein Dotierungsmittelverzögerungsbereich (26) ausgebildet. In den Halbleiterkörper (12) werden Dotierungsmittel eines zweiten Leitfähigkeitstyps implantiert. Der Halbleiterkörper (12) wird erhitzt, beispielsweise getempert, um einen Körperbereich (18) auszubilden, so dass Dotierungsmittel des zweiten Leitfähigkeitstyps mit einer ersten Diffusionsrate in den Halbleiterkörper (12) getrieben werden. Der Dotierungsmittelverzögerungsbereich (26) verhindert, dass Dotierungsmittel mit der ersten Diffusionsrate in den Driftbereich (20) diffundieren.

公开(公告)号：DE102017113679B4

公开(公告)日：2022-09-01

申请号：DE102017113679

申请日：2017-06-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  BRECH HELMUT ,  ZIGLDRUM MATTHIAS ,  BRAUN MICHAELA ,  ECKL CHRISTIAN

IPC: H01L29/78 ,  H01L21/336

Abstract: Halbleitervorrichtung, die aufweist:ein Halbleitersubstrat (100) mit einem spezifischen Volumenwiderstand ρ≥ 100 Ohm-cm, einer vorderen Oberfläche (12) und einer hinteren Oberfläche (13);wenigstens einen LDMOS-(Lateral Diffused Metal Oxide Semiconductor)-Transistor (14) in dem Halbleitersubstrat (100); undeine RESURF-Struktur (15), die eine dotierte vergrabene Schicht (16) aufweist, die in dem Halbleitersubstrat (100) angeordnet ist, die zu der vorderen Oberfläche (13) und der hinteren Oberfläche (14) beabstandet ist und die mit einem Kanalgebiet (17) und/oder einem Bodykontaktgebiet (18) des LDMOS-Transistors (14) gekoppelt ist,wobei die vergrabene Schicht (16), das Kanalgebiet (17) und das Bodykontaktgebiet (18) jeweils eine Dotierungsstoffkonzentration eines ersten Leitfähigkeitstyps aufweisen.

公开(公告)号：MA44708A

公开(公告)日：2021-03-24

申请号：MA44708

申请日：2017-12-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  BRECH HELMUT

IPC: H01L23/498 ,  H01L23/538 ,  H01L29/20 ,  H01L29/40 ,  H01L29/417 ,  H01L29/778

公开(公告)号：DE102014101074B4

公开(公告)日：2020-08-27

申请号：DE102014101074

申请日：2014-01-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  BRECH HELMUT

IPC: H01L23/522 ,  H01L21/768 ,  H01L29/739 ,  H01L29/78

Abstract: Halbleiterchip, welcher aufweist:ein Substrat (10); einen Bauelementbereich, der in oder über dem Substrat (10) angeordnet ist;einen ersten dotierten Bereich (30, 40), der in dem Bauelementbereich angeordnet ist; eine in dem ersten dotierten Bereich angeordnete Kontaktschicht (60) ;eine über einer ersten Oberfläche des Substrats und über der Kontaktschicht (60) angeordnete leitende Schicht (70); undeine erste Durchkontaktierung (50), die in dem Substrat (10) angeordnet ist und sich durch den gesamten ersten dotierten Bereich (30, 40), durch die Kontaktschicht (60) und durch die leitende Schicht (70) hindurch und von der ersten Oberfläche des Substrats zu einer zweiten Oberfläche des Substrats erstreckt, wobei die erste Oberfläche gegenüber der zweiten Oberfläche angeordnet ist.

公开(公告)号：DE102017113927A1

公开(公告)日：2017-12-28

申请号：DE102017113927

申请日：2017-06-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  BRECH HELMUT ,  ZIGLDRUM MATTHIAS

IPC: H01L23/522 ,  H01L21/336 ,  H01L21/768 ,  H01L29/78

Abstract: Bei einer Ausführungsform beinhaltet eine Halbleitervorrichtung ein Halbleitersubstrat, einen LDMOS-Transistor, der in einer vorderen Oberfläche des Halbleitersubstrats angeordnet ist, und einen leitfähigen Durch-Substrat-Via. Der leitfähige Durch-Substrat-Via beinhaltet Folgendes: einen Via, der sich von der vorderen Oberfläche zu einer hinteren Oberfläche des Halbleitersubstrats erstreckt, einen leitfähigen Stopfen, der einen ersten Teil des Vias füllt und eine leitfähige Auskleidungsschicht, die Seitenwände eines zweiten Teils des Vias auskleidet und elektrisch mit dem leitfähigen Stopfen gekoppelt ist.