LDMOS-Transistor und Verfahren
    1.
    发明专利

    公开(公告)号:DE102017113923A1

    公开(公告)日:2017-12-28

    申请号:DE102017113923

    申请日:2017-06-23

    Abstract: Bei einer Ausführungsform beinhaltet eine Halbleitervorrichtung ein Halbleitersubstrat mit einer vorderen Oberfläche, einen LDMOS-Transistor, der in der vorderen Oberfläche des Substrats angeordnet ist und eine intrinsische Source aufweist, und einen leitfähigen Durch-Substrat-Via. Eine erste leitfähige Schicht kleidet Seitenwände des Durch-Substrat-Vias aus und erstreckt sich von dem Durch-Substrat-Via auf die vordere Oberfläche des Halbleitersubstrats und ist elektrisch mit der intrinsischen Source gekoppelt.

    Leistungstransistor-Chip mit kapazitiv gekoppeltem Bondpad

    公开(公告)号:DE102015101917A1

    公开(公告)日:2015-08-27

    申请号:DE102015101917

    申请日:2015-02-11

    Abstract: Ein Leistungstransistor-Chip umfasst einen Transistor, der in einem Halbleiterkörper gebildet ist. Der Transistor weist einen Gateanschluss, einen Ausgangsanschluss und einen dritten Anschluss auf. Der Gateanschluss steuert einen Leitenden Kanal zwischen dem Ausgangsanschluss und dem dritten Anschluss. Der Leistungstransistor-Chip umfasst ferner eine strukturierte erste Metallschicht, die auf dem Halbleiterkörper angeordnet und davon isoliert ist. Die strukturierte erste Metallschicht ist mit dem Ausgangsanschluss des Transistors verbunden. Der Leistungstransistor-Chip umfasst ein erstes Bondpad, das auf dem Halbleiterkörper angeordnet und davon isoliert ist. Das erste Bondpad bildet einen Ausgangsanschluss des Leistungstransistor-Chips und ist kapazitiv an die strukturierte erste Metallschicht gekoppelt, um eine Serienkapazität zwischen dem Ausgangsanschluss des Transistors und dem ersten Bondpad zu bilden. Ein Leistungshalbleitergehäuse einschließlich des Leistungstransistor-Chips ist ebenfalls bereitgestellt.

    Halbleitervorrichtung mit einem LDMOS-Transistor

    公开(公告)号:DE102017113679B4

    公开(公告)日:2022-09-01

    申请号:DE102017113679

    申请日:2017-06-21

    Abstract: Halbleitervorrichtung, die aufweist:ein Halbleitersubstrat (100) mit einem spezifischen Volumenwiderstand ρ≥ 100 Ohm-cm, einer vorderen Oberfläche (12) und einer hinteren Oberfläche (13);wenigstens einen LDMOS-(Lateral Diffused Metal Oxide Semiconductor)-Transistor (14) in dem Halbleitersubstrat (100); undeine RESURF-Struktur (15), die eine dotierte vergrabene Schicht (16) aufweist, die in dem Halbleitersubstrat (100) angeordnet ist, die zu der vorderen Oberfläche (13) und der hinteren Oberfläche (14) beabstandet ist und die mit einem Kanalgebiet (17) und/oder einem Bodykontaktgebiet (18) des LDMOS-Transistors (14) gekoppelt ist,wobei die vergrabene Schicht (16), das Kanalgebiet (17) und das Bodykontaktgebiet (18) jeweils eine Dotierungsstoffkonzentration eines ersten Leitfähigkeitstyps aufweisen.

    LDMOS-Transistor und Verfahren
    4.
    发明专利

    公开(公告)号:DE102017113927A1

    公开(公告)日:2017-12-28

    申请号:DE102017113927

    申请日:2017-06-23

    Abstract: Bei einer Ausführungsform beinhaltet eine Halbleitervorrichtung ein Halbleitersubstrat, einen LDMOS-Transistor, der in einer vorderen Oberfläche des Halbleitersubstrats angeordnet ist, und einen leitfähigen Durch-Substrat-Via. Der leitfähige Durch-Substrat-Via beinhaltet Folgendes: einen Via, der sich von der vorderen Oberfläche zu einer hinteren Oberfläche des Halbleitersubstrats erstreckt, einen leitfähigen Stopfen, der einen ersten Teil des Vias füllt und eine leitfähige Auskleidungsschicht, die Seitenwände eines zweiten Teils des Vias auskleidet und elektrisch mit dem leitfähigen Stopfen gekoppelt ist.

    Halbleitervorrichtung mit einem LDMOS-Transistor

    公开(公告)号:DE102017113679A1

    公开(公告)日:2017-12-28

    申请号:DE102017113679

    申请日:2017-06-21

    Abstract: Bei einer Ausführungsform beinhaltet eine Halbleitervorrichtung ein Halbleitersubstrat mit einem spezifischen Volumenwiderstand ρ≥ 100 Ohm·cm, einer vorderen Oberfläche und einer hinteren Oberfläche, wenigstens einen LDMOS-Transistor in dem Halbleitersubstrat und eine RESURF-Struktur. Die RESURF-Struktur beinhaltet eine dotierte vergrabene Schicht, die in dem Halbleitersubstrat angeordnet ist, in einem Abstand von der vorderen Oberfläche und der hinteren Oberfläche beabstandet ist und mit einem Kanalgebiet und/oder einem Bodykontaktgebiet des LDMOS-Transistors gekoppelt ist.

Patent Agency Ranking