公开(公告)号：WO2004092829A2

公开(公告)日：2004-10-28

申请号：PCT/EP2004050524

申请日：2004-04-14

Applicant: INFINEON TECHNOLOGIES AG ,  FREUND JOHANNES ,  STETTER MICHAEL

Inventor： FREUND JOHANNES ,  STETTER MICHAEL

IPC: G03F20060101 ,  G03F1/00 ,  G03F7/20 ,  G03F9/00 ,  H01L23/544 ,  G03F

CPC classification number: G03F9/7076 ,  G03F1/42 ,  G03F1/50 ,  G03F9/7003 ,  G03F9/7046

Abstract: The invention relates to, among other things, a masking arrangement comprising two partial areas (16, 18) each containing a pattern for an integrated circuit arrangement. One partial area (16) is surrounded by an auxiliary pattern frame (46). The other partial area (18) is surrounded by another auxiliary pattern frame (76). A simple manufacturing is made possible by using the frames (46, 76).

Abstract translation: 尤其具有两个部分的掩蔽装置（16，18），每个部分（16，18）用于集成电路配置图案进行说明包含。 该一个部分区域（16）由围绕它的辅助图案框架（46）。 另一部分区域（18）由另一个辅助图案框架（76）包围。 通过使用帧（46，76）是一个简单的制造成为可能。

公开(公告)号：DE102016112049B3

公开(公告)日：2017-08-24

申请号：DE102016112049

申请日：2016-06-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WÜBBEN THOMAS ,  FREUND JOHANNES ,  SCHULZE HANS-JOACHIM ,  ÖFNER HELMUT

IPC: H01L21/66 ,  B28D5/00 ,  C30B15/02 ,  H01L21/331

Abstract: Gemäß einem Verfahren zum Herstellen von CZ-Siliziumwafern wird ein CZ-Silizium-Ingot oder ein CZ-Silizium-Ingotabschnitt in CZ-Siliziumwafer geschnitten (S100). Ein Parameter von zumindest zwei der CZ-Siliziumwafer wird gemessen (S110). Eine Gruppe der CZ-Siliziumwafer, die innerhalb einer Toleranz einer Zielspezifikation liegen, wird bestimmt (S120). Die Gruppe der CZ-Siliziumwafer wird unter Berücksichtigung des gemessenen Parameters in Untergruppen unterteilt. Ein Durchschnittswert des Parameters der CZ-Siliziumwafer jeder Untergruppe unterscheidet sich unter den Untergruppen, und eine Toleranz des Parameters der CZ-Siliziumwafer jeder Untergruppe ist geringer als eine Toleranz des Parameters der Zielspezifikation. Eine Kennzeichnung, die dafür eingerichtet ist, zwischen den CZ-Siliziumwafern verschiedener Untergruppen zu unterscheiden, wird präpariert (S130). Die CZ-Siliziumwafer, die innerhalb der Toleranz der Zielspezifikation liegen, werden verpackt (S140).

公开(公告)号：DE102016114448A1

公开(公告)日：2017-02-16

申请号：DE102016114448

申请日：2016-08-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FREUND JOHANNES ,  ÖFNER HELMUT ,  SCHULZE HANS-JOACHIM

IPC: B28D5/00 ,  H01L21/302 ,  H01L23/544

Abstract: Eine Ausführungsform eines Verfahrens zum Herstellen von Halbleiterwafern weist ein Ausbilden einer Kerbe oder eines Flat in einem Halbleiter-Ingot auf, die sich entlang einer axialen Richtung erstreckt (S100). Eine Vielzahl von Kennzeichnungen wird im Halbleiter-Ingot ausgebildet. Zumindest einige der Vielzahl von Kennzeichnungen an verschiedenen Positionen entlang der axialen Richtung sind durch ein charakteristisches Merkmal voneinander unterscheidbar (S110). Der Halbleiter-Ingot wird dann in Halbleiterwafer geschnitten (S120).

公开(公告)号：DE102016119111A1

公开(公告)日：2017-04-13

申请号：DE102016119111

申请日：2016-10-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FREUND JOHANNES ,  ÖFNER HELMUT ,  SCHULZE HANS-JOACHIM

IPC: H01L21/302 ,  B23K26/36 ,  B28D5/00 ,  H01L21/265 ,  H01L21/301 ,  H01L21/324 ,  H01L21/66

Abstract: Eine Ausführungsform eines Verfahrens zum Herstellen von Halbleiterwafern umfasst ein Bestimmen zumindest einer Materialeigenschaft für zumindest zwei Positionen eines Halbleiteringots (S100). Eine Notch oder eine Flat wird in einem Halbleiteringot entlang einer axialen Richtung verlaufend ausgebildet (S110). Eine Vielzahl von Markierungen wird im Halbleiteringot gebildet. Zumindest einige der Vielzahl von Markierungen an verschiedenen Positionen entlang der axialen Richtung sind durch ein charakteristisches Merkmal, das in Abhängigkeit von der zumindest einen Materialeigenschaft festgelegt wurde, voneinander unterscheidbar (S120). Der Halbleiteringot wird dann in Halbleiterwafer zerschnitten (S130).

公开(公告)号：DE502004001106D1

公开(公告)日：2006-09-14

申请号：DE502004001106

申请日：2004-04-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FREUND JOHANNES ,  STETTER MICHAEL

IPC: G03F7/20 ,  G03F20060101 ,  G03F1/00 ,  G03F9/00 ,  H01L23/544

Abstract: A masking arrangement and method for producing integrated circuit. arrangements are described. The masking arrangement includes a substrate with lithographic patterns. The lithographic patterns are arranged in different partial regions for integrated circuits that have mutually different wiring of components as well as for test patterns. Auxiliary patterns are provided for alignment of multiple lithography planes during production of one of the circuit arrangements either with or without simultaneous production of another of the circuit arrangement. The auxiliary patterns are arranged close to corners of each of the partial regions and contain alignment or overlap marks. The auxiliary patterns and the test pattern for a particular partial region form a frame around the partial region. Filling patterns are present between the partial regions.

公开(公告)号：DE10317893A1

公开(公告)日：2004-11-11

申请号：DE10317893

申请日：2003-04-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STETTER MICHAEL ,  FREUND JOHANNES

IPC: G03F20060101 ,  G03F1/00 ,  G03F7/20 ,  G03F9/00 ,  H01L23/544

Abstract: A masking arrangement and method for producing integrated circuit. arrangements are described. The masking arrangement includes a substrate with lithographic patterns. The lithographic patterns are arranged in different partial regions for integrated circuits that have mutually different wiring of components as well as for test patterns. Auxiliary patterns are provided for alignment of multiple lithography planes during production of one of the circuit arrangements either with or without simultaneous production of another of the circuit arrangement. The auxiliary patterns are arranged close to corners of each of the partial regions and contain alignment or overlap marks. The auxiliary patterns and the test pattern for a particular partial region form a frame around the partial region. Filling patterns are present between the partial regions.