METHOD AND CIRCUIT FOR GENERATING ADDRESSES OF PSEUDO-RANDOM INTERLEAVERS OR DEINTERLEAVERS
    1.
    发明申请
    METHOD AND CIRCUIT FOR GENERATING ADDRESSES OF PSEUDO-RANDOM INTERLEAVERS OR DEINTERLEAVERS 审中-公开
    方法与电路地址产生伪随机的或交织-DEINTERLEAVERN

    公开(公告)号:WO2004073167A3

    公开(公告)日:2006-02-02

    申请号:PCT/DE2004000167

    申请日:2004-02-03

    Abstract: According to the invention, a pair of coordinates (c1, r1) of a rectangular matrix is calculated for a certain index k of an interleaved or deinterleaved sequence of symbols. Said pair of coordinates is corrected so as to take into account fillers in the rectangular matrix. A transformed pair of coordinates (c6, r6) is determined for the corrected pair of coordinates (c4, r5) by means of a matrix coordinate transformation (T1) process. A valid interleaving address or deinterleaving address I (k) is then calculated from the transformed pair of coordinates (c6, r6) at a timing step k.

    Abstract translation: 在某个索引锁定或交错码元序列中的k的方阵的一对坐标(C1,R1)进行计算。 坐标对被校正以考虑填充字符的矩形矩阵。 它是一个变换通过执行计算校正后的坐标对的矩阵的坐标变换(T1)坐标对(C6,R6)(,R5 C4)。 随后的时间步骤k从转化的坐标对(C6,R6)的计算有效的交织或解交织地址I(K)。

    Kommunikationsanordnung
    2.
    发明专利

    公开(公告)号:DE102015117172A1

    公开(公告)日:2017-04-13

    申请号:DE102015117172

    申请日:2015-10-08

    Abstract: Es wird eine Kommunikationsanordnung bereitgestellt, aufweisend: Ein Kommunikationsgerät 130 mit einem Applikationsprozessor 132, einem Mobilfunk-Kommunikationsschaltkreis, und einem Nahfeld-Kommunikationsschaltkreis 134, welcher zur Kommunikation gemäß einer Nahfeld-Kommunikationstechnologie eingerichtet ist. An dem Kommunikationsgerät 130 ist ein lösbarer flexibler Träger 102 angebracht, aufweisend: Einen Funk-Kommunikationsschaltkreis 125 und/oder ein Sensorschaltkreis, einen Nahfeld-Kommunikationsschaltkreis 124 und einen mit dem Nahfeld-Kommunikationsschaltkreis und dem Funk-Kommunikationsschaltkreis und/oder dem Sensorschaltkreis gekoppelten Schaltkreis 136, der eingerichtet ist zur Codierung/Decodierung von Daten.

    Combined encryption and decryption circuit and turbo-decoder with such circuit

    公开(公告)号:DE10206727A1

    公开(公告)日:2003-08-28

    申请号:DE10206727

    申请日:2002-02-18

    Abstract: Dependent on chosen mode the circuit carries out en- or decryption of a data stream. A data memory (RAM) provides temporary storage, while a first address generator provides a sequence of continuous addresses for the RAM. A second address generator (AG) provides encryption instruction (alpha(i)) representing address sequence for RAM. A first logic module (XOR, MUX) causes second address generator to address RAM for read-out in encryption mode, and for write-in in decryption mode. The action of first address generator is specified. Independent claims are included for turbo-decoder and for method for en- and decryption and turbo-decoding.

    VORRICHTUNG UND VERFAHREN ZUM LOKALISIEREN EINES ERSTEN BAUELEMENTS, LOKALISIERUNGSVORRICHTUNG UND VERFAHREN ZUR LOKALISIERUNG

    公开(公告)号:DE102017128369A1

    公开(公告)日:2019-06-06

    申请号:DE102017128369

    申请日:2017-11-30

    Abstract: Eine Vorrichtung zum Lokalisieren eines ersten Bauelements wird bereitgestellt. Die Vorrichtung umfasst eine Laufzeit-Schaltung, die ausgebildet ist, ein erstes moduliertes Lichtsignal zu emittieren und eine Reflexion des ersten modulierten Lichtsignals von dem ersten Bauelement zu empfangen. Ferner umfasst die Vorrichtung eine Verarbeitungsschaltung, die ausgebildet ist, eine Position des ersten Bauelements in einem ersten Koordinatensystem, das der Vorrichtung zugeordnet ist, zu bestimmen, basierend auf dem ersten modulierten Lichtsignal und der Reflexion. Die Verarbeitungsschaltung ist ferner ausgebildet zum Bestimmen einer Position des ersten Bauelements in einem zweiten Koordinatensystem, basierend auf der Position des ersten Bauelements in dem ersten Koordinatensystem, einer Position der Vorrichtung in dem zweiten Koordinatensystem, und einer Orientierung der Vorrichtung in dem zweiten Koordinatensystem. Die Vorrichtung umfasst ferner eine Sendeschaltung, die ausgebildet ist, ein zweites moduliertes Signal an das erste Bauelement zu emittieren, wobei das zweite modulierte Signal Daten umfasst, die die Position des ersten Bauelements in dem zweiten Koordinatensystem anzeigen.

    Funktionales Hautpflaster
    6.
    发明专利

    公开(公告)号:DE102014116537A1

    公开(公告)日:2016-05-12

    申请号:DE102014116537

    申请日:2014-11-12

    Abstract: Ein funktionales Hautpflaster (100), das eine erste Oberfläche (101) und eine zweite Oberfläche (102) entgegengesetzt zu der ersten Oberfläche (101) hat, umfasst eine funktionale Einheit (200), die einen Thermoharvester (210), der einen thermisch mit der ersten Oberfläche (101) verbundenen ersten Anschluss (210a) und einen zweiten Anschluss (210b) hat, und eine Antenneneinheit (300), die einen thermisch mit dem zweiten Anschluss (210b) des Thermoharvesters (210) verbundenen ersten Anschluss (300a) und einen thermisch mit der zweiten Oberfläche (102) verbundenen zweiten Anschluss (300b) hat, aufweist, wobei die Antenneneinheit (300) eine gestapelte Schichtstruktur hat, die in dieser Sequenz eine thermisch mit dem zweiten Anschluss (210b) des Thermoharvesters (210) verbundene Metallschicht (310), eine thermisch mit der Metallschicht (310) verbundene Ferritschicht (320) und eine thermisch mit der Ferritschicht (320) verbundene Antennenschicht (330) umfasst.

    9.
    发明专利
    未知

    公开(公告)号:DE10310812B4

    公开(公告)日:2007-11-22

    申请号:DE10310812

    申请日:2003-03-12

    Abstract: A decoding apparatus includes at least one decoder both for a turbo-decoding and for a Viterbi decoding, at least one first data path for the Viterbi decoding of a convolution code, at least one second data path for the decoding of a turbo code, and a common memory having a multiplicity of individual memory areas. It is possible to allocate at least one memory area both through the first data path in the Viterbi mode and through the second data path in the turbo mode. The invention also includes a trellis processor and a method for operating a decoding apparatus in which at least parts of the first data path and of the second data path can be utilized jointly both for the turbo decoding and for the Viterbi decoding.

    10.
    发明专利
    未知

    公开(公告)号:DE10238841B4

    公开(公告)日:2010-01-28

    申请号:DE10238841

    申请日:2002-08-23

    Abstract: Depending on the sequence of the decoded payload signal bits (am1, . . . , amA) and redundancy checking bits (pm1, . . . , pmL) which are produced by the Viterbi traceback, either some of these bits are inserted by means of a distribution device (1) from the front into a linear feedback shift register (10), or some of these bits are inserted by means of the distribution device (1) from the rear into a linear feedback shift register (10), or all of them are inserted into a linear feedback shift register (20) from the rear with the allocated coefficients being unchanged, or all of them are inserted into a shift register from the front with the allocated coefficients being inverted. This allows a redundancy checking process to be carried out on a transmitted data block in the shift register (10; 20) without temporary storage of the bits produced by the decoding process.

Patent Agency Ranking