公开(公告)号：WO2006024261A3

公开(公告)日：2006-04-13

申请号：PCT/DE2005001454

申请日：2005-08-18

Applicant: INFINEON TECHNOLOGIES AG ,  HOSSEINI KHALIL

Inventor： HOSSEINI KHALIL

IPC: H01L23/485

CPC classification number: H01L24/33 ,  B23K20/004 ,  B23K20/025 ,  H01L21/67138 ,  H01L23/3128 ,  H01L23/49524 ,  H01L23/49562 ,  H01L23/49833 ,  H01L23/49861 ,  H01L24/11 ,  H01L24/16 ,  H01L24/48 ,  H01L24/81 ,  H01L24/83 ,  H01L24/85 ,  H01L2224/05001 ,  H01L2224/05026 ,  H01L2224/05124 ,  H01L2224/05568 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/0603 ,  H01L2224/1134 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/13124 ,  H01L2224/16 ,  H01L2224/16235 ,  H01L2224/32245 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/48699 ,  H01L2224/73265 ,  H01L2224/78313 ,  H01L2224/81136 ,  H01L2224/81801 ,  H01L2224/83136 ,  H01L2224/838 ,  H01L2224/85 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01058 ,  H01L2924/01068 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/0781 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/2076 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2924/20759 ,  H01L2224/05599 ,  H01L2924/00012

Abstract: The invention relates to the connection element (4) for a semiconductor component (1, 2, 3), to the semiconductor component (1, 2, 3) provided with several connection elements (4) and to a method for the production thereof. Said connection element (4) comprises a bond wire piece (6) fixed to the connection surface (5) of the semiconductor component (1, 2, 3). Said bond wire piece (6) has a diameter D=100µm (micrometers) and is placed on the connection surface (5). The front sides (8, 9) of the bond wire piece (6) have breaking tracks of a cutter. The generating line (11) of the bond wire piece (6) is connected to the connection surface (5) by adhesive bond. Said connection element (4) can be also used in the form of a spacer or a flipchip contact.

Abstract translation: 本发明涉及一种连接元件（4）的半导体装置（1，2，3）和半导体装置（1，2，3）具有多个这样的连接元件（4），以及用于它们的制备方法的。 为了这个目的，在连接表面上的连接元件（4）（5）将半导体元件（1，2，3），其固定接合线件（6）。 此接合线件（6）的直径D = 100微米（微米），并且是平的（5）的连接表面上。 端面（8,9）接合线片（6）具有一个分离跟踪Trennstichels。 接合线件（6）的表面线（11）一体地连接到所述连接表面（5）。 该连接元件（4）也可以用作为间隔物或作为倒装芯片的接触。

公开(公告)号：WO2006034696A3

公开(公告)日：2006-07-06

申请号：PCT/DE2005001722

申请日：2005-09-28

Applicant: INFINEON TECHNOLOGIES AG ,  BAUER MICHAEL ,  HAIMERL ALFRED ,  HOSSEINI KHALIL ,  KESSLER ANGELA ,  MAHLER JOACHIM ,  SCHOBER WOLFGANG

Inventor： BAUER MICHAEL ,  HAIMERL ALFRED ,  HOSSEINI KHALIL ,  KESSLER ANGELA ,  MAHLER JOACHIM ,  SCHOBER WOLFGANG

IPC: H01L23/31 ,  H01L23/495

CPC classification number: H01L23/3142 ,  B82Y10/00 ,  H01L23/49586 ,  H01L24/48 ,  H01L2224/05599 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48472 ,  H01L2224/85399 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01055 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/351 ,  Y10S977/742 ,  Y10S977/785 ,  Y10S977/831 ,  H01L2224/45099 ,  H01L2924/00 ,  H01L2924/00012

Abstract: The invention relates to a layer (1) between boundary surfaces (2) of differing components (5, 6) in semiconductor modules (10) and method for production thereof. One component (5) thus comprises surfaces (3) of a circuit substrate (11) as boundary surface (11) and another component (6) comprises contact surfaces (4) of a plastic housing mass (9) as boundary surface (2). The adhesion-improving layer (1) is a mixture of polymeric chain molecules and carbon nanotubes.

Abstract translation: 本发明涉及的边界表面之间的层（1）（2）不同的部件（5,6）在Halbleiterbautei-LEN（10），以及用于它们的制备方法。 为了这个目的，作为边界表面的部件（5）（2）表面（3）的电路载体（11）和另一构件（6）具有上边界表面（2）的接触表面（4）的塑料外壳组合物（9）。 粘附促进层（1）是聚合链分子和碳纳米管的混合物。

公开(公告)号：DE102012103157B4

公开(公告)日：2025-03-27

申请号：DE102012103157

申请日：2012-04-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOSSEINI KHALIL ,  MENGEL MANFRED ,  MAHLER JOACHIM

IPC: H01L23/49 ,  H01L21/60

Abstract: Halbleitervorrichtung (100), umfassend:einen Halbleiterchip (1);eine Kontaktstelle (2) des Halbleiterchips (1);eine erste Schicht (3), die über der Kontaktstelle (2) liegt, wobei die erste Schicht (3) ein Material umfasst, das aus der Gruppe gewählt ist, die aus Niob und einer Niob und Tantal umfassenden Legierung besteht, wobei ein Volumenprozentwert oder ein Gewichtsprozentwert des einen aus Niob und einer Niob und Tantal umfassenden Legierung in der ersten Schicht (3) größer als 50 Prozent eines Gesamtvolumens oder eines Gesamtgewichts der ersten Schicht (3) ist; undein Anschlusselement (8a, 8b; 15), das elektrisch mit der Kontaktstelle (2) gekoppelt ist, wobei das Anschlusselement einen Bonddraht (8a, 8b) oder einen Clip (15) umfasst, wobei das Anschlusselement in direktem Kontakt mit der Kontaktstelle (2) und/oder der ersten Schicht (3) steht.

公开(公告)号：DE102013102786B4

公开(公告)日：2020-09-10

申请号：DE102013102786

申请日：2013-03-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  HOSSEINI KHALIL ,  MAHLER JOACHIM

IPC: H01L21/60 ,  H01L21/98 ,  H01L23/50

Abstract: Verfahren zum Ausbilden eines Halbleiterpackage, wobei das Verfahren Folgendes aufweist:• Platzieren eines ersten Die (110), der eine Vorderseite des ersten Die (110) und eine Rückseite des ersten Die (110) aufweist, und eines zweiten Die (130), der eine Vorderseite des zweiten Die (130) und eine Rückseite des zweiten Die (130) aufweist, über einem Träger (10) derart, dass die Vorderseiten der Dies (110, 130) dem Träger (10) zugewandt sind, wobei der erste Die (110) eine andere Art von Die als der zweite Die (130) ist;• Platzieren einer Halbleitersäule (50) bei dem ersten und dem zweiten Die (110, 130) über dem Träger (10);• Einbetten des ersten und des zweiten Die (110, 130) und der Halbleitersäule (50) in ein Kapselungsmittel (90), das einen rekonstituierten Wafer (75) bildet, der eine Vorderseite (95) des rekonstituierten Wafers (75) und eine Rückseite (85) des rekonstituierten Wafers (75) aufweist;• Trennen des rekonstituierten Wafers (75) von dem Träger (10), um die Vorderseite (95) des rekonstituierten Wafers (75) zu exponieren;• als nächstes Verdünnen des rekonstituierten Wafers (75) von der Rückseite (85) des rekonstituierten Trägers (10) aus, um die Rückseite des ersten Die (110) und eine Oberfläche der Halbleitersäule (50) zu exponieren, wobei der erste Die (110) eine größere vertikale Höhe (H1) als der zweite Die (130) aufweist, so dass das Verdünnen die Rückseite des ersten Die (110) exponiert, aber nicht den zweiten Die (130);• Entfernen der Halbleitersäule (50) zum Ausbilden einer Durchöffnung (55) nach dem Verdünnen und• als nächstes Ausbilden einer rückseitigen leitenden Schicht (160, 180) auf der Rückseite (85) des rekonstituierten Wafers (75) und innerhalb der Durchöffnung (55), wobei die rückseitige leitende Schicht (160, 180) den ersten Die (110) kontaktiert und wobei der zweite Die (130) durch einen ersten Abschnitt des Kapselungsmittels (90) von der rückseitigen leitenden Schicht (160, 180) getrennt ist.

公开(公告)号：DE102011053955B4

公开(公告)日：2019-07-25

申请号：DE102011053955

申请日：2011-09-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOSSEINI KHALIL ,  MAHLER JOACHIM ,  MENGEL MANFRED

IPC: H01L23/488 ,  H01L21/58 ,  H01L21/60

Abstract: Leistungs-Halbleitervorrichtung, umfassend:einen Halbleiterchip (102) mit einer vertikalen Struktur;eine Metallisierungsschicht (104), die Kupfer enthält, der auf der gesamten Rückseiten-Oberfläche (103) des Halbleiterchips (102) angeordnet ist;eine Legierungsschicht (106) zum Vermindern der Bildung von Intermetallphasen undHohlräume beim Anbringen eines elektrisch leitenden Chipträgers oder eines elektrisch leitenden Gehäuserahmens durch zinnhaltigen Lötwerkstoff (114), wobei die Legierungsschicht (106) eine Zink-Kupfer-Legierung enthält, und wobei die Legierungsschicht (106) auf der Metallisierungsschicht (104) durch galvanische Ablagerung angeordnet ist; undwobei die Legierungsschicht (106) eine äußerste Schicht der Leistungs-Halbleitervorrichtung bildet, bevor diese mit einem elektrisch leitenden Chipträger (112) oder einem elektrisch leitenden Gehäuserahmen (112) verbunden wird, wobei die Metallisierungsschicht (104) zwischen dem Halbleiterchip (102) und der Legierungsschicht (106) angeordnet ist;wobei die Legierungsschicht (106) einen Legierungsanteil von etwa 20 Gew.-% Zink aufweist;wobei die Legierungsschicht (106) eine Dicke im Bereich von etwa 1 bis etwa 5 Mikrometer hat;einen elektrisch leitenden Chipträger (112) oder einen elektrisch leitenden Gehäuserahmen (112) angebracht durch zinnhaltigen Lötwerkstoff (114) an der Legierungsschicht (106), womit eine elektrische Verbindung zur Verfügung gestellt wird zwischen Chipträger oder Gehäuserahmen und Halbleiterchip (102), wobei eine Grenzfläche zwischen dem zinnhaltigen Lötwerkstoff (114) und der Legierungsschicht (106) gebildet ist.

公开(公告)号：DE102014109909A1

公开(公告)日：2015-01-29

申请号：DE102014109909

申请日：2014-07-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOSSEINI KHALIL ,  MAHLER JOACHIM ,  MEYER-BERG GEORG

IPC: H01L25/16 ,  H01L21/58 ,  H01L21/822 ,  H01L23/50

Abstract: Ein Chip-Package enthält einen elektrisch leitenden Chipträger und wenigstens einen ersten Halbleiterchip, der an dem elektrisch leitenden Chipträger angebracht ist. Ferner enthält das Chip-Package eine passive Komponente. Der elektrisch leitende Chipträger, der wenigstens eine erste Halbleiterchip und die passive Komponente sind in eine isolierende Laminatstruktur eingebettet.

公开(公告)号：DE102008037835B4

公开(公告)日：2014-09-25

申请号：DE102008037835

申请日：2008-08-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GALESIC IVAN ,  MAHLER JOACHIM ,  HEINRICH ALEXANDER ,  HOSSEINI KHALIL

IPC: H01L21/58 ,  H01L23/16

Abstract: Elektronische Komponente, umfassend: ein Metallsubstrat; einen Halbleiter-Chip, der für eine Anbringung einer gesamten unteren Oberfläche des Halbleiter-Chips an dem Metallsubstrat ausgelegt ist; und eine zwischen dem Metallsubstrat und der unteren Oberfläche des Halbleiter-Chips positionierte Pufferschicht, die dafür ausgelegt ist, den Halbleiter-Chip und das Metallsubstrat mechanisch zu entkoppeln, und aus einem Metall gebildet ist, das dehnbarer ist als das Metall des Metallsubstrats, wobei sich die Pufferschicht über weniger als eine gesamte untere Oberfläche des Halbleiter-Chips erstreckt und der Halbleiter-Chip sowohl an das Metallsubstrat als auch an die Pufferschicht gebondet ist.

公开(公告)号：DE102014103295A1

公开(公告)日：2014-09-18

申请号：DE102014103295

申请日：2014-03-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  HOSSEINI KHALIL ,  MAHLER JOACHIM ,  MEYER-BERG GEORG ,  STEINER RAINER

IPC: H01L23/495 ,  H01L21/50 ,  H01L21/60 ,  H01L23/31

Abstract: In verschiedenen Ausführungsformen wird eine Chipanordnung vorgesehen. Die Chipanordnung kann einen Chipträger (102) und einen auf dem Chipträger (102) angebrachten Chip (104) aufweisen. Der Chip (104) kann wenigstens zwei Chipkontakte (105) und ein Isolierhaftmittel (108) zwischen dem Chip (104) und dem Chipträger (102) aufweisen, um den Chip (104) auf dem Chipträger (102) haftend aufzubringen. Die wenigstens zwei Chipkontakte (105) können mit dem Chipträger (102) elektrisch gekoppelt sein.

公开(公告)号：DE102013107593A1

公开(公告)日：2014-01-23

申请号：DE102013107593

申请日：2013-07-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  HOSSEINI KHALIL ,  MAHLER JOACHIM ,  MEYER-BERG GEORG

IPC: H01L25/07 ,  H01L21/58 ,  H01L23/50

Abstract: Es wird ein eingebetteter IC-Baustein (760) bereitgestellt, der Folgendes enthält: mindestens einen Chip (306), der über einem Chipträger (308) angeordnet ist, wobei der mindestens eine Chip (306) mehrere Chipkontaktinseln (312) enthält; Verkapselungsmaterial (304), das über dem Chipträger (308) und mindestens teilweise um den mindestens einen Chip (306) herum ausgebildet ist; mehrere elektrische Zwischenverbindungen (326), die durch das Verkapselungsmaterial (304) hindurch ausgebildet sind, wobei jede elektrische Zwischenverbindung (326) elektrisch mit einer Chipkontaktinsel (312) verbunden ist; und eine Struktur (332), die zwischen den elektrischen Zwischenverbindungen (326) des eingebetteten IC-Bausteins (760) ausgebildet ist, wobei die Struktur (332) die Kriechstromfestigkeit zwischen den elektrischen Zwischenverbindungen (326) erhöht.

公开(公告)号：DE102013102893A1

公开(公告)日：2013-09-26

申请号：DE102013102893

申请日：2013-03-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  HOSSEINI KHALIL ,  MAHLER JOACHIM

IPC: H01L23/48 ,  H01L21/56 ,  H01L21/58 ,  H01L23/28 ,  H01L23/34 ,  H01L29/68

Abstract: Ein Schaltkreisgehäuse wird bereitgestellt, das Schaltkreisgehäuse aufweisend: einen elektronischen Schaltkreis; einen Metallblock neben dem elektronischen Schaltkreis; eine erste Metallschichtstruktur elektrisch kontaktiert mit mindestens einem ersten Kontakt auf einer ersten Seite des elektronischen Schaltkreises; eine zweite Metallschichtstruktur elektrisch kontaktiert mit mindestens einem zweiten Kontakt auf einer zweiten Seite des elektronischen Schaltkreises, wobei die zweite Seite gegenüberliegend der ersten Seite ist; wobei der Metallblock elektrisch kontaktiert ist mit der ersten Metallschichtstruktur und der zweiten Metallschichtstruktur mittels eines elektrisch leitfähigen Mediums; und wobei das elektrisch leitfähige Medium ein Material verschieden von dem Material der ersten und der zweiten Metallschichtstruktur oder eine Materialstruktur verschieden von dem Material der ersten und der zweiten Metallschichtstruktur aufweist.