Abstract:
Disclosed is a flat conductor frame which is to be equipped with a semiconductor chip (2) and is to be enveloped with a plastic material (4) and onto which a polymer layer (5) is applied. Said polymer layer (5) comprises terminal groups (6 or 7) that are provided with particularly good adhesion to the plastic material (4) or the surface of the flat conductor (1).
Abstract:
The invention relates to a device (35) and a method for applying a thin organic or inorganic layer to individual component positions of band-shaped structures (1). Said layer can result in improved or optimized adhesion between a coated surface and a plastic housing material. In addition, said layer can be used as an anticorrosive layer, electrically insulating layer, or dielectric for the coated surfaces. In order to selectively apply the layer, the inventive device (35) comprises a jet printer (2) with several electronically controlled jet heads (4-7). Said jet printer (2) selectively coats the top face (17) of the band-shaped structures (1) in a first coating position (15) while selectively coating the bottom face (18) thereof in a second coating position (16).
Abstract:
The invention relates to a layer (1) between boundary surfaces (2) of differing components (5, 6) in semiconductor modules (10) and method for production thereof. One component (5) thus comprises surfaces (3) of a circuit substrate (11) as boundary surface (11) and another component (6) comprises contact surfaces (4) of a plastic housing mass (9) as boundary surface (2). The adhesion-improving layer (1) is a mixture of polymeric chain molecules and carbon nanotubes.
Abstract:
The invention relates to a semiconductor component (1) with a semiconductor chip (3) and with electric connecting elements (4) for connecting to a conductor structure (5), and to a method for producing this semiconductor component. To this end, the conductor structure (5) comprises a chip island (6) and contact terminal pads (7) that are arranged coplaner to one another. The semiconductor structure (5) is selectively coated by a filled plastic film (8). Both the semiconductor chip (3) as well as the electric connecting elements (4) are mechanically fixed and electrically connected by means of the film-covered chip island (6) or by the film-covered contact terminal pads (7).
Abstract:
The invention relates to a bonding film (1, 21), a semiconductor component (20) comprising a bonding film (1, 21), and a method for the production thereof. Said bonding film (1, 21) is used for contacting semiconductor chips (2), the planar dimensions of the bonding film (1, 21) being greater than the semiconductor chip (2). The bonding film (1, 21) is provided with peripheral terminal faces (10) in the border region (17) located outside the semiconductor chip (2), said peripheral terminal faces (10) being connected to terminal contact faces (5) via wiring cables (8, 9). The arrangement and size of said terminal contact faces (5) correspond to an arrangement and size of contact areas (6) of the semiconductor chip (2), the terminal contact faces (5) being in a bonding connection to said contact areas (6) of the semiconductor chip (2). An inventive semiconductor component (20) comprises two bonding films (1, 21). An upper bonding film (1) covers the top faces (16) and peripheral faces of the semiconductor chip (2) while a lower bonding film (21) contacts and covers the rear face (15) of the semiconductor chip (2).
Abstract:
The invention relates to a semiconductor component (14) comprising a stack (100) of semiconductor chips (1, 2), these semiconductor chips (1, 2) being fixed to one another with material fit. The contact surfaces (5) of the semiconductor chips (1, 2) lead up to the edges (6) of the semiconductor chip (1, 2), and conductor sections (7) extend at least from a top edge (8) to a bottom edge (9) of the edge sides (10) of the semiconductor chips (1, 2) in order to electrically connect the contact surface (5) of the stacked semiconductor chips (1, 2) to one another.
Abstract:
Halbleitervorrichtung (100), umfassend:einen Halbleiterchip (1);eine Kontaktstelle (2) des Halbleiterchips (1);eine erste Schicht (3), die über der Kontaktstelle (2) liegt, wobei die erste Schicht (3) ein Material umfasst, das aus der Gruppe gewählt ist, die aus Niob und einer Niob und Tantal umfassenden Legierung besteht, wobei ein Volumenprozentwert oder ein Gewichtsprozentwert des einen aus Niob und einer Niob und Tantal umfassenden Legierung in der ersten Schicht (3) größer als 50 Prozent eines Gesamtvolumens oder eines Gesamtgewichts der ersten Schicht (3) ist; undein Anschlusselement (8a, 8b; 15), das elektrisch mit der Kontaktstelle (2) gekoppelt ist, wobei das Anschlusselement einen Bonddraht (8a, 8b) oder einen Clip (15) umfasst, wobei das Anschlusselement in direktem Kontakt mit der Kontaktstelle (2) und/oder der ersten Schicht (3) steht.
Abstract:
Leiterplatte, umfassend:eine elektrisch leitende Schicht (12); undeine dielektrische Schicht (14), die ein Polymer (16) umfasst, wobei das Polymer metallische Partikel (18) umfasst, wobei die metallischen Partikel (18) selektiv an einer Hauptoberfläche der Leiterplatte angeordnet sind.
Abstract:
Bauelement, umfassend:ein Halbleiterplättchen (54); undein Verkapselungsmittel (68), welches das Halbleiterplättchen (54) wenigstens teilweise verkapselt, wobei das Verkapselungsmittel (68) ein thermoplastisches Polymer aufweist, welches Metallpartikel aufweist, wobeidas Halbleiterplättchen (54) eine aktive Fläche (56) aufweist, die elektrische Kontakte (62) aufweist, und eine der aktiven Fläche (56) gegenüberliegende Rückseitenfläche (58), die eine Rückseitenmetallisierung (60) aufweist, wobeidas Bauelement ferner ein isolierendes Material (66) aufweist, das Seitenflächen (64) des Halbleiterplättchens (54) isoliert, und einen elektrischen Kontakt (74), der über einer Fläche (70) des Bauelements bereitgestellt ist, welche zu der aktiven Fläche (56) des Halbleiterplättchens (54) koplanar ist, undein Volumenfüllfaktor der Metallpartikel in dem thermoplastischen Polymer so gewählt ist, dass er eine elektrische Leitfähigkeit von mindestens 106S/m und damit eine elektrische Verbindung zwischen der Rückseitenmetallisierung (60) und dem elektrischen Kontakt (74) bereitstellt.
Abstract:
Ein Chipgehäuse, das Folgendes umfasst:einen Chip (106), der eine Chipmetalloberfläche (106m) umfasst,eine Metallkontaktstruktur (110), die die Chipmetalloberfläche (106m) elektrisch kontaktiert,Packagingmaterial (224), das den Chip (106) und die Metallkontaktstruktur (110) mindestens teilweise kapselt, undeine chemische Zusammensetzung (332), die das Packagingmaterial (224) und die Chipmetalloberfläche (106m) und/oder die Metallkontaktstruktur (110) physisch kontaktiert,wobei die chemische Zusammensetzung (332) konfiguriert ist, um eine Haftung zwischen der Metallkontaktstruktur (110) und dem Packagingmaterial (224) und/oder zwischen der Chipmetalloberfläche (106m) und dem Packagingmaterial (224) im Vergleich zu einer Haftung in einer Anordnung ohne die chemische Zusammensetzung (332) zu erhöhen,wobei die chemische Zusammensetzung (332) im Wesentlichen frei von funktionalen Gruppen, die Schwefel, Selen oder Tellur enthalten, ist; undwobei die chemische Zusammensetzung (332) eine bi-funktionale substituierte sterische gehinderte Zusammensetzung umfasst, die Dicyclopentadien, Adamantan, Urotropin, Cyclodextrin und/oder Kryptanden aufweist.