公开(公告)号：DE102013101283A1

公开(公告)日：2013-08-22

申请号：DE102013101283

申请日：2013-02-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALLERS WOLF ,  JEFREMOW MIHAIL ,  OTTERSTEDT JAN ,  PETERS CHRISTIAN ,  WIESNER ROBERT

IPC: G11C11/15

Abstract: In verschiedenen Ausführungsbeispielen wird eine Speicherzelle bereitgestellt, welche ein erstes zweipoliges Speicherelement (104), ein zweites zweipoliges Speicherelement (106), einen Steuerungsschaltkreis (108), welcher eingerichtet ist des erste zweipolige Speicherelement (104) in einen oder mehr Zustände und das zweite zweipolige Speicherelement (106) in einen oder mehr Zustände zu programmieren, wobei ein Zustand des ersten zweipoligen Speicherelements (104) und ein Zustand des zweiten zweipoligen Speicherelements (106) voneinander abhängig sind, und einen Messschaltkreis (112), welcher eingerichtet ist ein Differenzsignal zwischen einem ersten Speicherelement-Signal, welches mit dem Zustand des ersten zweipoligen Speicherelements (104) assoziiert ist, und einem zweiten Speicherelement-Signal zu messen, welches mit dem Zustand des zweiten zweipoligen Speicherelements (106) assoziiert ist.

公开(公告)号：DE102008044997A1

公开(公告)日：2009-03-05

申请号：DE102008044997

申请日：2008-08-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LANGHEINRICH WOLFRAM ,  ROEHRICH MAYK ,  STRENZ ROBERT ,  WIESNER ROBERT ,  GRATZ ACHIM ,  KERN THOMAS ,  TEMPEL GEORG ,  SHUM DANNY PAK-CHUM

IPC: H01L27/115 ,  G11C16/14

公开(公告)号：DE102016119799B4

公开(公告)日：2020-08-06

申请号：DE102016119799

申请日：2016-10-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DIBRA DONALD ,  MEISER ANDREAS ,  SCHMIDT SEBASTIAN ,  SEIDER-SCHMIDT MARTINA ,  IRSIGLER PETER ,  HELLMUND OLIVER ,  WIESNER ROBERT ,  SCHULZE HANS-JOACHIM

IPC: H01L21/76 ,  H01L27/085 ,  H01L29/161 ,  H01L29/78

Abstract: Integrierte Schaltung, umfassend:einen Hohlraum (108), der in einem Halbleiterkörper (104) unter einer ersten Oberfläche (107) des Halbleiterkörpers (104) vergraben ist, und ein Dielektrikum, das ein Oxid von Silizium ist (126) und eine Oberfläche des Hohlraums auskleidet;einen Bereich aktiven Gebiets (112) des Halbleiterkörpers (104), der zwischen der ersten Oberfläche (107) und dem Hohlraum (108) angeordnet ist;eine Grabenisolierungsstruktur (125), die dafür eingerichtet ist, eine laterale elektrische Isolierung des Bereichs aktiven Gebiets (112) bereitzustellen, und wobeidie Grabenisolierungsstruktur (125) und das Dielektrikum ineinander übergehen und den Bereich aktiven Gebiets (112) von jedem umgebenden Teil des Halbleiterkörpers (104) elektrisch isolieren,die Grabenisolierungsstruktur (125) den Bereich aktiven Gebiets (112) an der ersten Oberfläche (107) vollständig umgibt, unddie Grabenisolierungsstruktur (125), die den Bereich aktiven Gebiets (112) an der ersten Oberfläche (107) umgibt, einen ersten Teil (1221, 1222) umfasst, der den Bereich aktiven Gebiets (112) in einem kleineren Ausmaß als ein zweiter Teil (122) umschließt, wobei eine laterale Breite des ersten Teils (1221, 1222), gemessen senkrecht zu einer Umfangslinie des Bereichs aktiven Gebiets an der ersten Oberfläche (107), größer als eine laterale Breite des zweiten Teils (122) ist.

公开(公告)号：DE102011108933B4

公开(公告)日：2016-08-25

申请号：DE102011108933

申请日：2011-07-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BREWERTON SIMON ,  HASTIE NEIL STUART ,  EDER ALFRED ,  FARRALL GLENN ASHLEY ,  HUBBERT PAUL ,  OBERLAENDER KLAUS ,  VILELA ANTONIO ,  WIESNER ROBERT

IPC: G11C29/08

Abstract: Speicherblock mit: einem ersten Speicherarray (206) mit einer Vielzahl von Adressleitungen; einem ersten Adressdecoder (212), der so konfiguriert ist, dass er eine angeforderte Speicheradresse empfängt und eine entsprechende Adressleitung, die mit der angeforderten Speicheradresse assoziiert ist, selektiv aktiviert; und einem Adress-Signatur-Generator (204), der so konfiguriert ist, dass er eine Speicheroperationsanfrage, die die angeforderte Speicheradresse enthält, empfängt, und eine Adress-Signatur basierend auf der aktivierten Adressleitung erzeugt und die erzeugte Adress-Signatur und die angeforderte Speicheradresse vergleicht, wobei das erste Speicherarray (206) eine Vielzahl von im Wesentlichen parallelen Wortleitungen aufweist, die von einem Zeilendecoder getrieben werden, der an ein erstes Ende der Vielzahl von Wortleitungen gekoppelt ist, und der Adress-Signatur-Generator (204) an ein zweites dem Zeilendecoder gegenüberliegendes Ende der Vielzahl von Wortleitungen gekoppelt ist.

公开(公告)号：DE50115645D1

公开(公告)日：2010-11-11

申请号：DE50115645

申请日：2001-06-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOFMANN FRANZ ,  TEMPEL GEORG ,  STRENZ ROBERT ,  WIESNER ROBERT

IPC: H01L21/8247 ,  H01L29/423 ,  H01L21/28 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

公开(公告)号：DE102016119799A1

公开(公告)日：2018-04-19

申请号：DE102016119799

申请日：2016-10-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DIBRA DONALD ,  MEISER ANDREAS ,  SCHMIDT SEBASTIAN ,  SEIDER-SCHMIDT MARTINA ,  IRSIGLER PETER ,  HELLMUND OLIVER ,  WIESNER ROBERT ,  SCHULZE HANS-JOACHIM

IPC: H01L21/76 ,  H01L29/78

公开(公告)号：DE102008044997B4

公开(公告)日：2017-03-16

申请号：DE102008044997

申请日：2008-08-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LANGHEINRICH WOLFRAM ,  RÖHRICH MAYK ,  STRENZ ROBERT ,  WIESNER ROBERT ,  GRATZ ACHIM ,  KERN THOMAS ,  TEMPEL GEORG ,  SHUM DANNY PAK-CHUM

IPC: H01L27/11517 ,  G11C16/14 ,  H01L27/118

Abstract: Speicherzellenanordnung (200'; 300'), aufweisend: • ein Substrat (201; 301); • eine Speicherzelle (200; 300), welche eine Ladung speichernde Speicherzellenstruktur (210; 310), eine Auswählstruktur (220; 320), einen ersten Source/Drain-Bereich (202; 302), welcher sich nahe der Auswählstruktur (220; 320) befindet, und einen zweiten Source/Drain-Bereich (203; 303), welcher sich fern von der Auswählstruktur (220; 320) befindet, aufweist, wobei die Auswählstruktur (220; 320) ein Auswähl-Gate (221; 321) aufweist, welches als Spacer eingerichtet ist und lateral einen Abstand aufweist zu einer Seitenwand der Ladung speichernden Speicherzellenstruktur (210; 310); • eine erste Dotierungswanne (231; 331) und eine zweite Dotierungswanne (232; 332), wobei die Ladung speichernde Speicherzellenstruktur (210; 310) in und/oder über der ersten Dotierungswanne (231; 331) angeordnet ist, wobei die erste Dotierungswanne (231; 331) in der zweiten Dotierungswanne (232; 332) angeordnet ist, und wobei die zweite Dotierungswanne (232; 332) in dem Substrat (201; 301) angeordnet ist; und • einen Steuerschaltkreis (250; 350), welcher mit der Speicherzelle (200; 300) gekoppelt ist und eingerichtet ist, die Speicherzelle (200; 300) zu steuern, derart, dass die Ladung speichernde Speicherzellenstruktur (210; 310) programmiert oder gelöscht wird mittels Ladens oder Entladens der Ladung speichernden Speicherzellenstruktur (210; 310) über zumindest die erste Dotierungswanne (231; 331); • wobei der Steuerschaltkreis (250; 350) eingerichtet ist, die Speicherzelle (200; 300) so zu steuern, dass die Ladung speichernde Speicherzellenstruktur (210; 310) mittels eines Source-seitigen Injektionsmechanismus programmiert wird.

公开(公告)号：DE102011108933A1

公开(公告)日：2012-02-02

申请号：DE102011108933

申请日：2011-07-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BREWERTON SIMON ,  HASTIE NEIL STUART ,  EDER ALFRED ,  FARRALL GLENN ASHLEY ,  HUBBERT PAUL ,  OBERLAENDER KLAUS ,  VILELA ANTONIO ,  WIESNER ROBERT

IPC: G11C29/08

Abstract: Die offenbarte Erfindung stellt eine Struktur und ein Verfahren zum Ermitteln von Adressleitungs (z. B. Wortleitungs-, Bitleitungs-)Speicherausfällen bereit. Bei einer Ausführungsform weisen das Verfahren und die Struktur das Erzeugen einer Adress-Signatur durch Neucodieren eines intern erzeugten Adress-Signals aus aktivierten Elementen (z. B. Wortleitungen) in einem Speicherarray auf. Die neu erzeugte Adress-Signatur kann mit einer angeforderten Speicheradressstelle verglichen werden. Wenn die neu erzeugte Adress-Signatur und die Speicherstelle gleich sind, liegt in dem Speicherarray kein Fehler vor, wenn jedoch die neu erzeugte Adress-Signatur und die Speicherstelle nicht gleich sind, liegt ein Fehler in dem Speicherarray vor. Demgemäß stellt das Neucodieren einer Adress-Signatur einen geschlossenen Prüfkreislauf bereit, dass eine Wortleitung und/oder Bitleitung, die tatsächlich in einem Speicherarray aktiviert wurde, die korrekte angeforderte Wortleitung und/oder Bitleitung war, dass keine weiteren Wortleitungen oder Bitleitungen ebenfalls angesteuert wurden, und dass die Wortleitung und/oder Bitleitung kontinuierlich ist.

公开(公告)号：DE10029287A1

公开(公告)日：2002-01-03

申请号：DE10029287

申请日：2000-06-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOFMANN FRANZ ,  STRENZ ROBERT ,  WIESNER ROBERT ,  TEMPEL GEORG

IPC: H01L21/8247 ,  H01L21/28 ,  H01L27/115 ,  H01L29/423 ,  H01L29/788 ,  H01L29/792 ,  H01L21/336

Abstract: According to a method for producing a field effect transistor having a floating gate, a structure is formed, which has open lateral flanks of a layer made of the material of the floating gate, and which is exposed to an oxidizing atmosphere in order to coat these lateral flanks and, at the same time, other areas of the structure with an insulating oxide layer. The invention provides that, at a point in time before the action of oxidizing atmosphere, nitrogen is implanted inside the material of the floating gate in an amount that significantly reduces the oxidation on the lateral flanks thereof.