VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERMODULANORDNUNG

    公开(公告)号:DE102013100700B3

    公开(公告)日:2014-05-15

    申请号:DE102013100700

    申请日:2013-01-24

    Inventor: JONES PATRICK

    Abstract: Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbeitermodulanordnung. Hierzu werden ein Halbleitermodul (100) und eine Leiterplatte (200) bereitgestellt. Das Halbleitermodul (100) weist einen eine obere Metallisierung aufweisenden Schaltungsträger (2) auf, der mit einem Halbleiterchip (1) bestückt ist, eine Justiereinrichtung (10), die sich bezüglich des Schaltungsträgers (2) in einer ersten Relativposition befindet, sowie eine Anzahl elektrischer Anschlüsse (3), die auf der oberen Metallisierungsschicht (21) angeordnet sind, und die jeweils ein freies Ende (31) besitzen, wobei ein jeder der Anschlüsse (3) durch eine andere Durchgangsöffnung (11) der Justiereinrichtung (10) hindurchgeführt ist. Die Leiterplatte (200) wird auf die elektrischen Anschlüsse (3) aufgeschoben, indem ein jedes der freien Enden (31) in eine andere Kontaktöffnung (211) der Leiterplatte (200) eingeführt wird. Die Justiereinrichtung (10) wird bezüglich des Schaltungsträgers (2) in eine von der ersten Relativposition verschiedene zweite Relativposition gebracht.

    NIEDERINDUKTIVES LEISTUNGSMODUL
    2.
    发明专利

    公开(公告)号:DE102012219791A1

    公开(公告)日:2013-05-02

    申请号:DE102012219791

    申请日:2012-10-30

    Abstract: Ein Leistungsmodul umfasst ein Gehäuse (102), einen oder mehrere in dem Gehäuse untergebrachte Leistungshalbleiterchips (202), einen ersten Leistungsanschluss (104) und einen zweiten Leistungsanschluss (106). Der erste Leistungsanschluss (104) ist in das Gehäuse (102) eingebettet und elektrisch leitend mit einem der Leistungshalbleiterchips (202) verbunden ist. Dabei erstreckt sich ein Teil des ersten Leistungsanschlusses (104) von einer äußeren Oberfläche (114) des Gehäuses (102) nach Außen. Der zweite Leistungsanschluss (106), der ebenfalls in das Gehäuse (102) eingebettet ist, ist elektrisch leitend mit demselben oder einem anderen in dem Gehäuse (102) angeordneten der Leistungshalbleiterchips (202) verbunden und gegenüber dem ersten Leistungsanschluss (104) elektrisch isoliert ist. Dabei erstreckt sich ein Teil des zweiten Leistungsanschlusses (106) von der äußeren Oberfläche des Gehäuses (114) um einen zweiten Abstand (HPT2) nach Außen, der kleiner ist als ein erster Abstand (HPT1), um den sich der entsprechende Teil des ersten Leistungsanschlusses (104) von der äußeren Oberfläche (114) des Gehäuses (102) nach Außen erstreckt. Hierdurch umfasst das Modul Leistungsanschlüsse (104, 106), deren gehäuseferne Enden (120, 122) über dem Modulgehäuse (102) unterschiedliche Höhen (HPT1, HPT2) aufweisen.

    LEISTUNGSMODUL MIT GERINGER STREUINDUKTIVITÄT

    公开(公告)号:DE102012219686A1

    公开(公告)日:2013-05-02

    申请号:DE102012219686

    申请日:2012-10-26

    Abstract: Ein Leistungsmodul umfasst ein Substrat (118) mit einem isolierenden Element (120) und einer auf das isolierende Element (120) aufgebrachten strukturierten Metallisierung (122). Die strukturierten Metallisierung (122) ist zu einer Anzahl von voneinander beabstandeten Metallisierungsbereichen (124) segmentiert, wobei zueinander benachbarte der Metallisierungsbereiche (124) durch eine Fuge (126), die sich durch die strukturierte Metallisierung (122) hindurch bis zu dem isolierenden Element (120) erstreckt, voneinander beabstandet sind. Weiterhin umfasst das Modul einen ersten Leistungstransistorschaltkreis (114), der einen ersten Leistungsschalter (128) umfasst, welcher an einem ersten der Metallisierungsbereiche (124) befestigt ist, sowie einen zweiten Leistungsschalter (130), welcher an einem zweiten der Metallisierungsbereiche (124) befestigt ist. Der zweite der Metallisierungsbereiche (124) ist benachbart zu einer ersten Seite (132) des ersten Metallisierungsbereichs (124) angeordnet. Außerdem enthält das Modul einen zweiten Leistungstransistorschaltkreis (116), der einen dritten Leistungsschalter (134) umfasst, welcher an dem ersten Metallisierungsbereich (124) befestigt ist, sowie einen vierten Leistungsschalter (136), welcher an einem dritten der Metallisierungsbereiche (124) befestigt ist. Der dritte der Metallisierungsbereiche (124) ist benachbart zu einer zweiten Seite (138) des ersten Metallisierungsbereichs (124) angeordnet, die der ersten Seite (132) entgegengesetzt ist, wobei der zweite Leistungstransistorschaltkreis (116) den ersten Leistungstransistorschaltkreis (114) spiegelt.

    Halbleitervorrichtung mit Grundplatte

    公开(公告)号:DE102012200863A1

    公开(公告)日:2012-09-20

    申请号:DE102012200863

    申请日:2012-01-23

    Abstract: Eine Halbleitervorrichtung umfasst einen Halbleiterchip (136) und eine Grundplatte (102), die mit dem Halbleiterchip (136) gekoppelt ist. Die Grundplatte (102) umfasst einen oberen und einen unteren Abschnitt (112, 114). Der obere Abschnitt (112) weist eine Bodenfläche (106) auf, die sich mit einer Seitenwand (108) des unteren Abschnitts (114) trifft. Die Halbleitervorrichtung umfasst ein Kühlelement (160), das mit der Grundplatte (102) gekoppelt ist. Das Kühlelement (160) weist eine erste Fläche (166) auf, die direkt mit der Bodenfläche (106) des oberen Abschnitts (112) der Grundplatte (102) in Berührung ist, eine zweite Fläche (170), die die Seitenwand (108) des unteren Abschnitts (114) der Grundplatte (102) direkt berührt, und eine dritte Fläche (168), die parallel zu der ersten Fläche (166) verläuft und die bündig zu einer Bodenfläche (110) des unteren Abschnitts (114) der Grundplatte (102) angeordnet ist.

    VERFAHREN ZUM VERLÖTEN MINDESTENS EINES SUBSTRATS MIT EINER TRÄGERPLATTE

    公开(公告)号:DE102014115202A1

    公开(公告)日:2016-04-21

    申请号:DE102014115202

    申请日:2014-10-20

    Abstract: Ein Aspekt der Erfindung betrifft ein Verfahren zum Verlöten mindestens eines Substrats (2) mit einer Trägerplatte (3). Hierzu werden eine Trägerplatte (3) bereitgestellt, ein erstes Substrat (2), das eine Unterseite (2b) aufweist, sowie ein erstes Lot (42). Die Trägerplatte (3) weist eine Unterseite (3b) auf, sowie eine der Unterseite (3b) entgegengesetzte Oberseite (3t), die in einer vertikalen Richtung (v) von der Unterseite (3b) beabstandet ist und die einen ersten Substratmontageabschnitt (30) aufweist. Außerdem ist an der Oberseite (3t) der Trägerplatte (3) eine erste Lötstoppbarriere (31) ausgebildet, die sich in der vertikalen Richtung (v) über die Ebene des ersten Substratmontageabschnitts (30) hinaus erstreckt. Das erste Substrat (2) wird derart auf den ersten Substratmontageabschnitt (30) aufgelegt, dass die Unterseite (2b) des ersten Substrats (2) dem ersten Substratmontageabschnitt (30) zugewandt ist und das erste Lot (42) zwischen dem ersten Substratmontageabschnitt (30) und dem ersten Substrat (2) angeordnet ist. Danach wird das erste Lot (42) aufgeschmolzen und nachfolgend abgekühlt, bis es erstarrt und das erste Substrat (2) an dessen unterer Metallisierungsschicht (22) stoffschlüssig mit der Trägerplatte (3) verbindet.

    Leistungsmodul mit geringer Streuinduktivität

    公开(公告)号:DE102012219686B4

    公开(公告)日:2021-05-06

    申请号:DE102012219686

    申请日:2012-10-26

    Abstract: Leistungsmodul umfassend:ein Substrat (118) mit einem isolierenden Element (120) und einer auf das isolierende Element (120) aufgebrachten strukturierten Metallisierung (122), wobei die strukturierte Metallisierung (122) zu einer Anzahl von voneinander beabstandeten Metallisierungsbereichen (124) segmentiert ist, wobei zueinander benachbarte der Metallisierungsbereiche (124) jeweils durch eine Fuge (126), die sich jeweils durch die strukturierte Metallisierung (122) hindurch bis zu dem isolierenden Element (120) erstreckt, voneinander beabstandet sind;einen ersten Leistungstransistorschaltkreis (114), der einen ersten Leistungsschalter (128) umfasst, der an einem ersten der Metallisierungsbereiche (124) befestigt ist, sowie einen zweiten Leistungsschalter (130), der an einem zweiten der Metallisierungsbereiche (124) befestigt ist, welcher zu einer ersten Seite (132) des ersten Metallisierungsbereichs (124) benachbart ist; undeinen zweiten Leistungstransistorschaltkreis (116), der einen dritten Leistungsschalter (134) umfasst, der an dem ersten Metallisierungsbereich (124) befestigt ist, sowie einen vierten Leistungsschalter (136), der an einem dritten der Metallisierungsbereiche (124) befestigt ist, welcher benachbart zu einer an einem der ersten Seite (132) entgegengesetzten Ende des ersten Metallisierungsbereichs (124) liegenden zweiten Seite (138) des ersten Metallisierungsbereichs (124) angeordnet ist, wobei der zweite Leistungstransistorschaltkreis (116) so aufgebaut ist, dass ein in ihm auftretender Stromfluss spiegelsymmetrisch ist zu einem im ersten Leistungstransistorschaltkreis (114) auftretenden Stromfluss.

    VERFAHREN ZUR HERSTELLUNG EINER EINE KONTAKTHÜLSE AUFWEISENDEN ELEKTRONIKBAUGRUPPE

    公开(公告)号:DE102014107241B4

    公开(公告)日:2017-05-04

    申请号:DE102014107241

    申请日:2014-05-22

    Abstract: Verfahren zur Herstellung einer Elektronikbaugruppe (400), das aufweist: Bereitstellen einer ersten Metallisierungsschicht (51) mit einer Oberseite (51t) und einer Vertiefung (511), die sich ausgehend von der Oberseite (51t) in die erste Metallisierungsschicht (51) hinein erstreckt; und Bereitstellen einer elektrisch leitenden Kontakthülse (100), die sich in einer Längsrichtung (z) erstreckt, die eine erstes Ende (11) und ein dem ersten Ende (11) entgegengesetztes zweites Ende (12) aufweist, sowie einen Schaft (13), der sich zwischen dem ersten Ende (11) und dem zweiten Ende (12) erstreckt, wobei an dem ersten Ende (11) ein erster Kragen (111) ausgebildet ist, sowie eine Vorsprungsstruktur (112), die sich ausgehend von dem ersten Kragen (111) vom zweiten Ende (12) weg erstreckt; Anordnen der Kontakthülse (100) auf der Metallisierungsschicht (51) derart, dass die Vorsprungsstruktur (112) in die Vertiefung (511) eingreift; und Verlöten der Kontakthülse (100) und der ersten Metallisierungsschicht (51) mittels eines Lotes (7) derart, dass die Vorsprungsstruktur (112) nach dem Verlöten in die Vertiefung (511) eingreift, wobei die Kontakthülse (100) und die Vertiefung (511) derart aufeinander abgestimmt sind, dass die Kontakthülse (100), wenn sie vor dem Verlöten so auf die erste Metallisierungsschicht (51) aufgelegt wird, dass die Vorsprungsstruktur (112) in die Vertiefung (511) eingreift, senkrecht zur Längsrichtung (z) ein maximales Spiel (s100) von 0,2 mm aufweist.

    VERFAHREN ZUM VERLÖTEN EINES SCHALTUNGSTRÄGERS MIT EINER TRÄGERPLATTE

    公开(公告)号:DE102014115201A1

    公开(公告)日:2016-04-21

    申请号:DE102014115201

    申请日:2014-10-20

    Abstract: Ein Aspekt der Erfindung betrifft ein Verfahren zum Verlöten eines Schaltungsträgers (2) mit einer Trägerplatte (3). Hierzu werden eine Trägerplatte (3), ein Schaltungsträger (2) und ein Lot (5) bereitgestellt. Die Trägerplatte (3) weist eine Oberseite (2t) auf, sowie eine erste Justiereinrichtung (41). Der Schaltungsträger (2) weist eine Unterseite (2b) auf, sowie eine zweite Justiereinrichtung (42). Der Schaltungsträger (2) wird so auf die Trägerplatte (3) aufgelegt, dass die Unterseite (2b) des Schaltungsträgers (2) der Oberseite (3t) der Trägerplatte (3) zugewandt ist, das Lot (5) zwischen der Trägerplatte (3) und dem Schaltungsträger (2) angeordnet ist, und die erste Justiereinrichtung (41) für die zweite Justiereinrichtung (42) einen Anschlag bildet, der eine Verschiebung des auf die Trägerplatte (3) aufgelegten Schaltungsträgers (2) entlang der Oberseite der Trägerplatte (3) begrenzt. Danach wird das Lot (5) aufgeschmolzen und nachfolgend abgekühlt, bis es erstarrt und den Schaltungsträger (2) an der unteren Metallisierungsschicht (22) stoffschlüssig mit der Trägerplatte (3) verbindet.

    HALBLEITERMODULANORDNUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERMODULANORDNUNG

    公开(公告)号:DE102013100701B4

    公开(公告)日:2022-07-21

    申请号:DE102013100701

    申请日:2013-01-24

    Abstract: Halbleitermodulanordnung mit einer ersten Teilbaugruppe (4), einer zweiten Teilbaugruppe (200) und einer dritten Teilbaugruppe (7), wobeidie dritte Teilbaugruppe (7) eine Menge von fest miteinander verbundenen Justierpins (71, 72) aufweist;die erste Teilbaugruppe (4) eine Anzahl N1 erster Justieröffnungen (43) aufweist;die zweite Teilbaugruppe (200) eine Anzahl N2 zweiter Justieröffnungen (201) aufweist; undein jeder der Justierpins (71, 72) in eine der ersten Justieröffnungen (43) und/oder in eine der zweiten Justieröffnungen (201) eingreift,wobei die dritte Teilbaugruppe (7) einen Grundkörper (70) aufweist; wobei sich die ersten Justierpins (71) in einer ersten Richtung (r1) von dem Grundkörper (70) weg erstrecken;wobei sich die zweiten Justierpins (72) in einer der ersten Richtung (r1) entgegengesetzten zweiten Richtung (r2) von dem Grundkörper (70) weg erstrecken; undwobei der Grundkörper (70) als ringförmiger Kunststoffrahmen eines Gehäuses (7) ausgebildet ist, in dem ein Halbleiterchip (5) angeordnet ist.

Patent Agency Ranking