公开(公告)号：DE102014115201A1

公开(公告)日：2016-04-21

申请号：DE102014115201

申请日：2014-10-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： JONES PATRICK ,  KOCH CHRISTOPH ,  SIELAFF MICHAEL

IPC: H05K3/36

Abstract: Ein Aspekt der Erfindung betrifft ein Verfahren zum Verlöten eines Schaltungsträgers (2) mit einer Trägerplatte (3). Hierzu werden eine Trägerplatte (3), ein Schaltungsträger (2) und ein Lot (5) bereitgestellt. Die Trägerplatte (3) weist eine Oberseite (2t) auf, sowie eine erste Justiereinrichtung (41). Der Schaltungsträger (2) weist eine Unterseite (2b) auf, sowie eine zweite Justiereinrichtung (42). Der Schaltungsträger (2) wird so auf die Trägerplatte (3) aufgelegt, dass die Unterseite (2b) des Schaltungsträgers (2) der Oberseite (3t) der Trägerplatte (3) zugewandt ist, das Lot (5) zwischen der Trägerplatte (3) und dem Schaltungsträger (2) angeordnet ist, und die erste Justiereinrichtung (41) für die zweite Justiereinrichtung (42) einen Anschlag bildet, der eine Verschiebung des auf die Trägerplatte (3) aufgelegten Schaltungsträgers (2) entlang der Oberseite der Trägerplatte (3) begrenzt. Danach wird das Lot (5) aufgeschmolzen und nachfolgend abgekühlt, bis es erstarrt und den Schaltungsträger (2) an der unteren Metallisierungsschicht (22) stoffschlüssig mit der Trägerplatte (3) verbindet.

公开(公告)号：DE102014115202A1

公开(公告)日：2016-04-21

申请号：DE102014115202

申请日：2014-10-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： JONES PATRICK ,  SIELAFF MICHAEL ,  SCHENNETTEN SVEN ,  UHLEMANN ANDRE ,  EDENHARTER STEFAN ,  SOBKOWIAK MARCO

IPC: H01L21/58

Abstract: Ein Aspekt der Erfindung betrifft ein Verfahren zum Verlöten mindestens eines Substrats (2) mit einer Trägerplatte (3). Hierzu werden eine Trägerplatte (3) bereitgestellt, ein erstes Substrat (2), das eine Unterseite (2b) aufweist, sowie ein erstes Lot (42). Die Trägerplatte (3) weist eine Unterseite (3b) auf, sowie eine der Unterseite (3b) entgegengesetzte Oberseite (3t), die in einer vertikalen Richtung (v) von der Unterseite (3b) beabstandet ist und die einen ersten Substratmontageabschnitt (30) aufweist. Außerdem ist an der Oberseite (3t) der Trägerplatte (3) eine erste Lötstoppbarriere (31) ausgebildet, die sich in der vertikalen Richtung (v) über die Ebene des ersten Substratmontageabschnitts (30) hinaus erstreckt. Das erste Substrat (2) wird derart auf den ersten Substratmontageabschnitt (30) aufgelegt, dass die Unterseite (2b) des ersten Substrats (2) dem ersten Substratmontageabschnitt (30) zugewandt ist und das erste Lot (42) zwischen dem ersten Substratmontageabschnitt (30) und dem ersten Substrat (2) angeordnet ist. Danach wird das erste Lot (42) aufgeschmolzen und nachfolgend abgekühlt, bis es erstarrt und das erste Substrat (2) an dessen unterer Metallisierungsschicht (22) stoffschlüssig mit der Trägerplatte (3) verbindet.

公开(公告)号：DE102018115957A1

公开(公告)日：2019-01-03

申请号：DE102018115957

申请日：2018-07-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PAVIER MARK ,  HABLE WOLFRAM ,  KESSLER ANGELA ,  PUGATSCHOW ANTON ,  RIMBERT-RIVIERE CHARLES ,  SIELAFF MICHAEL ,  SOBKOWIAK MARCO

IPC: H01L21/48 ,  H01L23/14 ,  H01L21/50 ,  H01L23/488 ,  H01L25/07

Abstract: Ein Package (100), das Folgendes aufweist: einen Chipträger (102), mindestens einen elektronischen Chip (104), der auf dem Chipträger (102) montiert ist, eine elektrisch leitfähige Kontaktstruktur (106), die mit dem mindestens einen elektronischen Chip (104) elektrisch gekoppelt ist, und ein Verkapselungsmittel vom Moldtyp (108), das einen Teil der elektrisch leitfähigen Kontaktstruktur (106) und zumindest einen Teil des Chipträgers (102) und des mindestens einen elektronischen Chips (104) verkapselt, wobei der Chipträger (102) einen thermisch leitfähigen und elektrisch isolierenden Kern (122) aufweist, der auf beiden gegenüberliegenden Hauptoberflächen davon zumindest teilweise durch eine jeweilige hartgelötete elektrisch leitfähige Schicht (124, 126) bedeckt ist.

公开(公告)号：DE102013100701B4

公开(公告)日：2022-07-21

申请号：DE102013100701

申请日：2013-01-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： JONES PATRICK ,  SIELAFF MICHAEL ,  KOCH CHRISTOPH

IPC: H05K7/14 ,  H01L25/00

Abstract: Halbleitermodulanordnung mit einer ersten Teilbaugruppe (4), einer zweiten Teilbaugruppe (200) und einer dritten Teilbaugruppe (7), wobeidie dritte Teilbaugruppe (7) eine Menge von fest miteinander verbundenen Justierpins (71, 72) aufweist;die erste Teilbaugruppe (4) eine Anzahl N1 erster Justieröffnungen (43) aufweist;die zweite Teilbaugruppe (200) eine Anzahl N2 zweiter Justieröffnungen (201) aufweist; undein jeder der Justierpins (71, 72) in eine der ersten Justieröffnungen (43) und/oder in eine der zweiten Justieröffnungen (201) eingreift,wobei die dritte Teilbaugruppe (7) einen Grundkörper (70) aufweist; wobei sich die ersten Justierpins (71) in einer ersten Richtung (r1) von dem Grundkörper (70) weg erstrecken;wobei sich die zweiten Justierpins (72) in einer der ersten Richtung (r1) entgegengesetzten zweiten Richtung (r2) von dem Grundkörper (70) weg erstrecken; undwobei der Grundkörper (70) als ringförmiger Kunststoffrahmen eines Gehäuses (7) ausgebildet ist, in dem ein Halbleiterchip (5) angeordnet ist.

公开(公告)号：DE102014115202B4

公开(公告)日：2017-08-31

申请号：DE102014115202

申请日：2014-10-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： JONES PATRICK ,  SIELAFF MICHAEL ,  SCHENNETTEN SVEN ,  UHLEMANN ANDRE ,  EDENHARTER STEFAN ,  SOBKOWIAK MARCO

IPC: H01L21/58

Abstract: Verfahren zum Verlöten mindestens eines ersten Substrats (2) mit einer Trägerplatte (3) mit den Schritten: Bereitstellen einer Trägerplatte (3), die – eine Unterseite (3b) aufweist, sowie eine der Unterseite (3b) entgegengesetzte Oberseite (3t), die in einer vertikalen Richtung (v) von der Unterseite (3b) beabstandet ist und die einen ersten Substratmontageabschnitt (30) aufweist; – eine erste Lötstoppbarriere (31), die an der Oberseite (3t) der Trägerplatte (3) ausgebildet ist und die sich in der vertikalen Richtung (v) über die Ebene des ersten Substratmontageabschnitts (30) hinaus erstreckt; Bereitstellen eines ersten Substrats (2), das eine Unterseite (2b) aufweist, einen dielektrischen Isolationsträger (20), sowie eine obere Metallisierungsschicht (21) und eine untere Metallisierungsschicht (22), die aufeinander entgegengesetzte Seiten des dielektrischen Isolationsträgers (20) aufgebracht und stoffschlüssig mit diesem verbunden sind; Bereitstellen eines ersten Lotes (42); Auflegen des ersten Substrats (2) auf den ersten Substratmontageabschnitt (30) derart, dass die Unterseite (2b) des ersten Substrats (2) dem ersten Substratmontageabschnitt (30) zugewandt ist und das erste Lot (42) zwischen dem ersten Substratmontageabschnitt (30) und dem ersten Substrat (2) angeordnet ist; und nachfolgend Aufschmelzen des ersten Lotes (42) und nachfolgendes Abkühlen des aufgeschmolzenen ersten Lotes (42), bis dieses erstarrt und das erste Substrat (2) an dessen unterer Metallisierungsschicht (22) stoffschlüssig mit der Trägerplatte (3) verbindet, wobei die Menge des ersten Lotes (42) so gewählt ist, dass nach dessen Aufschmelzen der Abstand zwischen der Unterseite (2b) des ersten Substrats (2) und dem Substratmontageabschnitt (30) geringer ist als eine maximale Höhe (h31), mit der sich die erste Lötstoppbarriere (31) in der vertikalen Richtung (v) über die Ebene des Substratmontageabschnitts (30) hinaus erstreckt.

公开(公告)号：DE102013100701A1

公开(公告)日：2014-07-24

申请号：DE102013100701

申请日：2013-01-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： JONES PATRICK ,  SIELAFF MICHAEL ,  KOCH CHRISTOPH

IPC: H05K7/14

Abstract: Die Erfindung betrifft eine Halbeitermodulanordnung mit einer ersten Teilbaugruppe (4), einer zweiten Teilbaugruppe (200) und einer dritten Teilbaugruppe (7). Dabei weist die dritte Teilbaugruppe (7) eine Menge von fest miteinander verbundenen Justierpins (71, 72) auf. Weiterhin weist die erste Teilbaugruppe (4) weist eine Anzahl N1 erster Justieröffnungen (43) auf und die zweite Teilbaugruppe (200) eine Anzahl N2 zweiter Justieröffnungen (201). Ein jeder der Justierpins (71, 72) greift in eine andere der ersten Justieröffnungen (43) und/oder in eine der zweiten Justieröffnungen (201) ein.