公开(公告)号：DE102014115202A1

公开(公告)日：2016-04-21

申请号：DE102014115202

申请日：2014-10-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： JONES PATRICK ,  SIELAFF MICHAEL ,  SCHENNETTEN SVEN ,  UHLEMANN ANDRE ,  EDENHARTER STEFAN ,  SOBKOWIAK MARCO

IPC: H01L21/58

Abstract: Ein Aspekt der Erfindung betrifft ein Verfahren zum Verlöten mindestens eines Substrats (2) mit einer Trägerplatte (3). Hierzu werden eine Trägerplatte (3) bereitgestellt, ein erstes Substrat (2), das eine Unterseite (2b) aufweist, sowie ein erstes Lot (42). Die Trägerplatte (3) weist eine Unterseite (3b) auf, sowie eine der Unterseite (3b) entgegengesetzte Oberseite (3t), die in einer vertikalen Richtung (v) von der Unterseite (3b) beabstandet ist und die einen ersten Substratmontageabschnitt (30) aufweist. Außerdem ist an der Oberseite (3t) der Trägerplatte (3) eine erste Lötstoppbarriere (31) ausgebildet, die sich in der vertikalen Richtung (v) über die Ebene des ersten Substratmontageabschnitts (30) hinaus erstreckt. Das erste Substrat (2) wird derart auf den ersten Substratmontageabschnitt (30) aufgelegt, dass die Unterseite (2b) des ersten Substrats (2) dem ersten Substratmontageabschnitt (30) zugewandt ist und das erste Lot (42) zwischen dem ersten Substratmontageabschnitt (30) und dem ersten Substrat (2) angeordnet ist. Danach wird das erste Lot (42) aufgeschmolzen und nachfolgend abgekühlt, bis es erstarrt und das erste Substrat (2) an dessen unterer Metallisierungsschicht (22) stoffschlüssig mit der Trägerplatte (3) verbindet.

公开(公告)号：DE102014111995B4

公开(公告)日：2022-10-13

申请号：DE102014111995

申请日：2014-08-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LARISCH MICHAEL ,  KOCH CHRISTOPH ,  CORDES RENE ,  SCHENNETTEN SVEN

IPC: H01L23/049 ,  G01R31/28 ,  H01L21/66 ,  H01L21/687

Abstract: Verfahren zum Ergreifen eines Halbleitermoduls (100) mit den Schritten:Bereitstellen eines Halbleitermoduls (100), wobei das Halbleitermodul (100) aufweist:ein Außengehäuse (6) mit vier Seitenwänden (61, 62, 63, 64);einen an dem Außengehäuse (6) montierten Schaltungsträger (2), der eine Oberseite (2t) sowie eine der Oberseite (2t) entgegengesetzte Unterseite (2b) aufweist;einen Halbleiterchip (1), der auf der Oberseite (2t) und in dem Außengehäuse (2t) angeordnet ist; undeine als Vertiefung ausgebildete erste Greifertasche (71), die sich ausgehend von der Außenseite des Außengehäuses (6) in eine erste (61) der Seitenwände (61, 62, 63, 64) hinein erstreckt;Bereitstellen einer Positioniervorrichtung (200), die einen ersten Greiferfinger (271) aufweist;Ergreifen des Halbleitermoduls (100) mittels der Positioniervorrichtung (200), wobei der erste Greiferfinger (271) in die erste Greifertasche (71) eingreift; undBewegen des Halbleitermoduls (100) durch die Positioniervorrichtung (200) nach dem Ergreifen, wobei das Halbleitermodul (100) während des Bewegens durch die Positioniervorrichtung (200) auf den Kopf gestellt wird.

公开(公告)号：DE102014115202B4

公开(公告)日：2017-08-31

申请号：DE102014115202

申请日：2014-10-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： JONES PATRICK ,  SIELAFF MICHAEL ,  SCHENNETTEN SVEN ,  UHLEMANN ANDRE ,  EDENHARTER STEFAN ,  SOBKOWIAK MARCO

IPC: H01L21/58

Abstract: Verfahren zum Verlöten mindestens eines ersten Substrats (2) mit einer Trägerplatte (3) mit den Schritten: Bereitstellen einer Trägerplatte (3), die – eine Unterseite (3b) aufweist, sowie eine der Unterseite (3b) entgegengesetzte Oberseite (3t), die in einer vertikalen Richtung (v) von der Unterseite (3b) beabstandet ist und die einen ersten Substratmontageabschnitt (30) aufweist; – eine erste Lötstoppbarriere (31), die an der Oberseite (3t) der Trägerplatte (3) ausgebildet ist und die sich in der vertikalen Richtung (v) über die Ebene des ersten Substratmontageabschnitts (30) hinaus erstreckt; Bereitstellen eines ersten Substrats (2), das eine Unterseite (2b) aufweist, einen dielektrischen Isolationsträger (20), sowie eine obere Metallisierungsschicht (21) und eine untere Metallisierungsschicht (22), die aufeinander entgegengesetzte Seiten des dielektrischen Isolationsträgers (20) aufgebracht und stoffschlüssig mit diesem verbunden sind; Bereitstellen eines ersten Lotes (42); Auflegen des ersten Substrats (2) auf den ersten Substratmontageabschnitt (30) derart, dass die Unterseite (2b) des ersten Substrats (2) dem ersten Substratmontageabschnitt (30) zugewandt ist und das erste Lot (42) zwischen dem ersten Substratmontageabschnitt (30) und dem ersten Substrat (2) angeordnet ist; und nachfolgend Aufschmelzen des ersten Lotes (42) und nachfolgendes Abkühlen des aufgeschmolzenen ersten Lotes (42), bis dieses erstarrt und das erste Substrat (2) an dessen unterer Metallisierungsschicht (22) stoffschlüssig mit der Trägerplatte (3) verbindet, wobei die Menge des ersten Lotes (42) so gewählt ist, dass nach dessen Aufschmelzen der Abstand zwischen der Unterseite (2b) des ersten Substrats (2) und dem Substratmontageabschnitt (30) geringer ist als eine maximale Höhe (h31), mit der sich die erste Lötstoppbarriere (31) in der vertikalen Richtung (v) über die Ebene des Substratmontageabschnitts (30) hinaus erstreckt.

公开(公告)号：DE102014111995A1

公开(公告)日：2016-02-25

申请号：DE102014111995

申请日：2014-08-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LARISCH MICHAEL ,  KOCH CHRISTOPH ,  CORDES RENE ,  SCHENNETTEN SVEN

IPC: H01L23/049 ,  G01R31/28 ,  H01L21/66 ,  H01L21/687

Abstract: Ein Aspekt der Erfindung betrifft ein Halbleitermodul (100). Dieses weist ein Außengehäuse (6) mit vier Seitenwänden (61, 62, 63, 64) auf, sowie einen an dem Außengehäuse (6) montierten Schaltungsträger (2) mit einer Oberseite (2t) und einer der Oberseite (2t) entgegengesetzten Unterseite (2b). Auf der Oberseite (2t) und in dem Außengehäuse (2t) ist ein Halbleiterchip (1) angeordnet ist. Eine als Vertiefung ausgebildete erste Greifertasche (71) erstreckt sich ausgehend von der Außenseite des Außengehäuses (6) in eine erste (61) der Seitenwände (61, 62, 63, 64) hinein.