Abstract:
PROBLEM TO BE SOLVED: To provide a high-frequency switch with a good balance between intermodulation characteristics and current consumption.SOLUTION: A high-frequency switching circuit comprises a first high-frequency switching transistor 710a, and a second high-frequency switching transistor 710b. A second channel terminal 716a of the first high-frequency switching transistor 710a is coupled to a potential node 730 via a channel resistor 720. A second channel terminal 716b of the second high-frequency switching transistor 710b is coupled to the potential node 730. The high-frequency switching circuit is configured to selectively keep the potential node 730 either at a predetermined potential or in a floating state.
Abstract:
PROBLEM TO BE SOLVED: To provide a cellular phone having a high-frequency switching circuit having good balance between intermodulation characteristics and current consumption. SOLUTION: The high-frequency switching circuit 100 includes a high-frequency switching transistor 110. In the high-frequency switching circuit, a high-frequency signal-path extends via a channel-path of the high-frequency switching transistor. The high-frequency switching circuit includes a control circuit 120. The control circuit 120 applies at least two different bias potentials to a substrate 130 of the high-frequency switching transistor, depending on a control signal 140 received by the control circuit. COPYRIGHT: (C)2011,JPO&INPIT
Abstract:
PROBLEM TO BE SOLVED: To provide a high-frequency switching circuit for obtaining highly accurate impedance matching over a wide range frequency band. SOLUTION: The high-frequency switching element 110 has a first channel terminal 120 and a second channel terminal 130, wherein a high-frequency signal 140 is switchably routed via a channel path 150 between the first channel terminal and the second channel terminal. The high-frequency switching circuit 100 further includes a power detection circuit 160. The power detection circuit is configured to obtain a first measurement signal 170 from the first channel terminal and a second measurement signal 180 from the second channel terminal, and to combine the first measurement signal and the second measurement signal to derive, on the basis of both the first measurement signal and the second measurement signal, a power signal 190 describing a power value of the high-frequency signal routed via the channel path of the high-frequency switching element. COPYRIGHT: (C)2011,JPO&INPIT
Abstract:
Pegelumsetzer (1; 200) zum Bereitstellen eines Ausgangssignals, das zwischen einem ersten Ausgangssignalpegel und einem zweiten Ausgangssignalpegel umschaltbar ist, an einem Schaltungsausgang (4; 202) basierend auf einem Eingangssignal, das einen ersten Eingangssignalzustand und einen zweiten Eingangssignalzustand aufweist, mit folgenden Merkmalen: einer Ausgangskoppelschaltung (9; 204), die ausgelegt ist, um an einem ersten Ausgangskoppelschaltungs-Eingang (9a; 204a) ein erstes Teilausgangssignal, das in Abhängigkeit von dem Zustand des Eingangssignals zwei unterschiedliche Signalpegel annimmt, und an einem zweiten Ausgangskoppelschaltungs-Eingang (9b; 204b) ein zweites Teilausgangssignal, das in Abhängigkeit von dem Zustand des Eingangssignals zwei unterschiedliche Signalpegel annimmt, zu empfangen, um das erste Teilausgangssignal zu dem Schaltungsausgang (4; 202) zu koppeln, wenn das erste Teilausgangssignal einen aktiven Zustand aufweist, und um das zweite Teilausgangssignal zu dem Schaltungsausgang zu koppeln, wenn das zweite Teilausgangssignal einen aktiven Zustand aufweist; und einer Treiberschaltung (6a; 210), die ausgelegt ist, um das zweite Teilausgangssignal so bereitzustellen, dass das zweite Teilausgangssignal in Abhängigkeit von dem Zustand des Eingangssignals zwischen zwei unterschiedlichen Signalpegeln umschaltbar ist, wobei ein Pegelbereich zwischen den zwei Signalpegeln des ersten Teilausgangssignals und ein Pegelbereich zwischen den zwei Signalpegeln des zweiten Teilausgangssignals gegeneinander verschoben sind, wobei ein Eingang (6c; 210a) der Treiberschaltung kapazitiv mit dem Eingang (3; 203) des Pegelumsetzers gekoppelt ist, um durch die kapazitive Kopplung eine Umschaltung zwischen den Signalpegeln des zweiten Teilausgangssignals ansprechend auf eine Veränderung des Zustandes des Eingangssignals zu ermöglichen, und wobei der Pegelumsetzer (1; 200) eine Halteeinrichtung (220, 6a) aufweist, die ausgelegt ist, um den Zustand des zweiten Teilausgangssignals bei konstantem Zustand des Eingangssignals konstant zu halten.
Abstract:
The shifter (1) has a latch (6a) designed to switch partial output signals between two different signal levels (2a, 2b) depending on a state of input signals. A latch-input (6c) is capactively connected with a main input terminal (3) of the shifter for switching between the signal levels of the partial output signals corresponding to changes of states of input signals. The latch is designed to constantly hold a state of the partial output signals in a constant state of the input signals. A main output terminal (4) exhibits input signal states based on input signals. Independent claims are also included for the following: (1) an electrical switch for shifting signal levels of main input signals (2) a method for shifting signal levels of main input signals (3) a method for providing output signals to a switch output.
Abstract:
Eine Hochfrequenzschaltschaltung umfasst ein Hochfrequenzschaltelement. Das Hochfrequenzschaltelement umfasst einen ersten Kanalanschluss und einen zweiten Kanalanschluss, wobei das Hochfrequenzschaltelement konfiguriert ist, um ein Hochfrequenzsignal schaltbar über einen Kanalweg zwischen dem ersten Kanalanschluss und dem zweiten Kanalanschluss zu führen. Die Hochfrequenzschaltschaltung umfasst ferner eine Leistungserfassungsschaltung, wobei die Leistungserfassungsschaltung konfiguriert ist, um ein erstes Messsignal von der ersten Kanalanschluss und ein zweites Messsignal von dem zweiten Kanalanschluss zu erhalten und das erste Messsignal und das zweite Messsignal zu kombinieren, um in Abhängigkeit von sowohl dem ersten Messsignal als auch dem zweiten Messsignal ein Leistungssignal herzuleiten, das einen Leistungswert des Hochfrequenzsignals beschreibt, das über den Kanalweg des Hochfrequenzschaltelements geführt wird.
Abstract:
The circuit (100) has a contact (110) for electrically attaching a circuit, and a coil, which is arranged around the contact. An inner lying coil connection (122) of the coil (120) is arranged, and is electrically coupled with the contact. A circuit element is provided, where the coil is arranged around the circuit element, and a connection of the circuit element is electrically coupled with the contact. The connection forms the contact of the circuit element. An independent claim is also included for a chip integrated filter circuit.
Abstract:
Schaltung (100; 200) mit: einem Eingangskontakt (110; 210) und einem Ausgangskontakt (212) zum elektrischen Anschließen der Schaltung (100; 200); einem ersten Schaltungselement (130; D1; D11), wobei ein erster Anschluss (132) des ersten Schaltungselements (130; D1; D11) mit dem Eingangskontakt (110; 210) elektrisch gekoppelt ist; und einer ersten Spule (120; L1; L11), die um den Eingangskontakt (110; 210) und das erste Schaltungselement (130; D1; D11) herum angeordnet ist, wobei ein innen liegender Spulenanschluss (122; 322) der ersten Spule (120; L1; L11), der in der ersten Spule (120; L1; L11) angeordnet ist, mit dem Eingangskontakt (110) elektrisch gekoppelt ist, und ein außen liegender Spulenanschluss (124; 324) der ersten Spule (120; L1; L11), der außerhalb der ersten Spule (120; L1; L11) angeordnet ist, mit dem Ausgangskontakt (212) elektrisch gekoppelt ist, wobei das erste Schaltungselement (130; D1; D11) eine ESD-Diode zum Schutz der Schaltung (100; 200) vor elektrostatischer Entladung ist.
Abstract:
The circuit (100) has a substrate (110) e.g. silicon substrate, doped with a p-type doping, and a switching element (250) i.e. high frequency transistor, provided in the substrate. A well (340) has an n-type doping complementary to a p-type doping, and another well (350) has the p-type doping. A source region (360) of a transistor (330) i.e. FET, has the n-type doping in the latter well. A drain region (380) has the n-type doping in the latter well spaced from the source region by a channel region (400). A gate electrode (420) is arranged adjacent to and insulated from the channel region.
Abstract:
The arrangement has switching elements (S1, S2) i.e. FETs, electrically connected in rows between an input terminal (A) and an output terminal (B) and connected with each other by an intermediate region. A resistor element (R) e.g. ohmic or inductive resistor, is connected between a reference potential terminal (G) and the intermediate region, and is made of polycrystalline silicon. The switching elements have an auxiliary oxide layer, on which the resistor element is formed in a layered manner. An independent claim is also included for a combined switching arrangement for switching a high frequency signal between input and output terminals or between two output terminals.