公开(公告)号：DE102010017483B4

公开(公告)日：2017-02-16

申请号：DE102010017483

申请日：2010-06-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STECHER MATTHIAS ,  WEBER HANS ,  O'RIAIN LINCOLN ,  EHRENWALL BIRGIT VON

IPC: H01L27/06 ,  H01L21/762 ,  H01L21/84 ,  H01L23/60 ,  H01L27/12 ,  H01L29/06

Abstract: Integrierte laterale Leistungsschaltung, umfassend einen Halbleiterkörper, umfassend: – eine erste und eine zweite Mulde von einem ersten Leitfähigkeitstyp, die sich zu einer ersten horizontalen Oberfläche erstrecken, wobei die zweite Mulde eine laterale Leistungshalbleiterstruktur umfasst, wobei die erste Mulde eine vergrabene Schicht vom ersten Leitfähigkeitstyp in einem unteren Abschnitt umfasst, wobei die vergrabene Schicht eine Dotierungskonzentration umfasst, die die Dotierungskonzentration eines angrenzenden oberen Abschnitts der ersten Mulde übersteigt; – ein erstes Halbleitergebiet von einem zweiten Leitfähigkeitstyp, das sich zu einer zweiten horizontalen Oberfläche erstreckt, die der ersten horizontalen Oberfläche gegenüberliegt; – eine Siliziumschicht, die zwischen der ersten Oberfläche und dem ersten Halbleitergebiet angeordnet ist, wobei die Siliziumschicht poly-Si und/oder amorphes Silizium umfasst; – ein Isoliergebiet, das die erste Mulde und die Siliziumschicht voneinander isoliert; und – einen vertikalen Graben, der die erste und zweite Mulde voneinander isoliert und sich von der ersten horizontalen Oberfläche mindestens zu dem Isoliergebiet erstreckt.

公开(公告)号：DE102008001943B4

公开(公告)日：2014-05-15

申请号：DE102008001943

申请日：2008-05-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： O'RIAIN LINCOLN ,  TILKE ARMIN ,  WAGNER CAJETAN

IPC: H01L21/76 ,  H01L21/74 ,  H01L29/06

Abstract: Halbleiterbauelement, umfassend: ein Halbleitersubstrat oder Werkstück (102), das eine unter einem oberen Abschnitt des Halbleitersubstrats oder Werkstücks angeordnete vergrabene Schicht (104) enthält; eine innerhalb des oberen Abschnitts des Halbleitersubstrats oder Werkstücks (102) angeordnete Isolationsringstruktur (112), die sich vollständig durch mindestens einen Abschnitt der vergrabenen Schicht (104) erstreckt und einen Ring mit einem inneren Gebiet umfasst; und eine innerhalb des inneren Gebiets der Isolationsringstruktur (112) angeordnete diffusionsbeschränkende Struktur (114), gekennzeichnet durch ein leitendes Gebiet (120), das aus dem oberen Abschnitt des Halbleitersubstrats oder Werkstücks (102) innerhalb eines Abschnitts des Inneren der Isolationsringstruktur (112) ausgebildet ist, wobei das leitende Gebiet (120) mindestens ein Dotierstoffelement umfasst, das in den oberen Abschnitt des Halbleitersubstrats oder Werkstücks (102) implantiert und diffundiert ist, wobei die diffusionsbeschränkende Struktur (114) mindestens einen Rand des leitenden Gebiets (120) definiert und wobei das leitende Gebiet an die vergrabene Schicht (104) gekoppelt ist.

公开(公告)号：DE10348021A1

公开(公告)日：2005-05-25

申请号：DE10348021

申请日：2003-10-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RADECKER JOERG ,  O'RIAIN LINCOLN

IPC: H01L21/762 ,  H01L29/94

公开(公告)号：DE102010017483A1

公开(公告)日：2011-12-22

申请号：DE102010017483

申请日：2010-06-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STECHER MATTHIAS ,  WEBER HANS ,  O'RIAIN LINCOLN ,  EHRENWALL BIRGIT VON

IPC: H01L27/06 ,  H01L21/762 ,  H01L21/84 ,  H01L23/60 ,  H01L27/12 ,  H01L29/06

Abstract: Es wird ein integriertes Halbleiterbauelement bereitgestellt. Das integrierte Halbleiterbauelement besitzt ein erstes Halbleitergebiet von einem zweiten Leitfähigkeitstyp, ein zweites Halbleitergebiet von einem ersten Leitfähigkeitstyp, wodurch ein pn-Übergang mit dem ersten Halbleitergebiet entsteht, eine nicht-monokristalline Halbleiterschicht vom ersten Leitfähigkeitstyp, auf dem zweiten Halbleitergebiet angeordnet, eine erste Mulde und mindestens eine zweite Mulde vom ersten Leitfähigkeitstyp, auf der nicht-monokristallinen Halbleiterschicht angeordnet, und eine Isolierstruktur, die die erste Mulde von der mindestens einen zweiten Mulde und der nicht-monokristallinen Halbleiterschicht isoliert. Weiterhin wird ein Verfahren zum Ausbilden eines Halbleiterbauelements bereitgestellt.

公开(公告)号：DE102008001943A1

公开(公告)日：2009-01-02

申请号：DE102008001943

申请日：2008-05-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： O'RIAIN LINCOLN ,  TILKE ARMIN ,  WAGNER CAJETAN

IPC: H01L21/76 ,  H01L21/74 ,  H01L29/06

Abstract: Semiconductor devices and methods of manufacture thereof are disclosed. In a preferred embodiment, a semiconductor device includes a workpiece having a buried layer disposed beneath a top portion of the workpiece. An isolation ring structure is disposed within the top portion of the workpiece extending completely through at least a portion of the buried layer, the isolation ring structure comprising a ring having an interior region. A diffusion confining structure is disposed within the interior region of the isolation ring structure. A conductive region is disposed within the top portion of the workpiece within a portion of the interior of the isolation ring structure, the conductive region comprising at least one dopant element implanted and diffused into the top portion of the workpiece. The diffusion confining structure defines at least one edge of the conductive region, and the conductive region is coupled to the buried layer.

公开(公告)号：DE10313584A1

公开(公告)日：2004-08-19

申请号：DE10313584

申请日：2003-03-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： O'RIAIN LINCOLN ,  RADECKER JOERG

IPC: H01L21/762

Abstract: Process for at least partial trough filling by means of a high density plasma (HDP) process, where a number of troughs (G1-G5) in a wafer substrate (1) are filled with a filler material (111-115) at a process pressure of at least 50 mTorr.