-
公开(公告)号:DE102018122515B4
公开(公告)日:2020-03-26
申请号:DE102018122515
申请日:2018-09-14
Applicant: INFINEON TECHNOLOGIES AG
Inventor: RIEGLER ANDREAS , FACHMANN CHRISTIAN , KUTSCHAK MATTEO-ALESSANDRO , VON KOBLINSKI CARSTEN , WEBER HANS
Abstract: Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Verbindungskörpers (108). Eine elektrisch leitfähige Verdrahtungsstruktur (112) wird auf und/oder in der Basisstruktur (110) aus einem Halbleiteroxidmaterial oder Glas ausgebildet, wobei die elektrisch leitfähige Verdrahtungsstruktur (112) mit einem vertikalen Verdrahtungsabschnitt (114) und mit einem daran verbundenen lateralen Verdrahtungsabschnitt (116) ausgebildet. Das Ausbilden der elektrisch leitfähigen Verdrahtungsstruktur (112) weist ein Ausbilden von einer Mehrzahl von Vertiefungen (126), die verschiedene Tiefen und verschiedene seitliche Ausdehnungen in der Basisstruktur (110) aufweisen, durch Ätzen der Basisstruktur (110) auf. Dabei wird die Basisstruktur (110) mit einer mehrschichtigen Hartmaske (158) überdeckt, wobei verschiedene Schichten der mehrschichtigen Hartmaske (158) aus verschiedenen Materialien hergestellt sind. Durch Entfernen eines ersten Teilbereichs der mehrschichtigen Hartmaske (158) wird ein erster Oberflächenteilbereich (160) und durch Entfernen eines zweiten Teilbereichs der mehrschichtigen Hartmaske (158) wird ein zweiter Oberflächenteilbereich (162) der Basisstruktur freigelegt. Die freigelegten Oberflächenbereiche (160, 162) werden geätzt, um erste Vertiefungen (126) auszubilden. Die Vertiefungen (126) werden zumindest teilweise mit einem elektrisch leitfähigen Material gefüllt, um dadurch die elektrisch leitfähige Verdrahtungsstruktur (112) auszubilden.
-
公开(公告)号:DE102014118317B4
公开(公告)日:2018-09-27
申请号:DE102014118317
申请日:2014-12-10
Applicant: INFINEON TECHNOLOGIES AG
Inventor: HIRLER FRANZ , MAUDER ANTON , MEISER ANDREAS , SCHULZE HANS-JOACHIM , WEBER HANS , ZUNDEL MARKUS
IPC: H01L21/31 , H01L21/22 , H01L21/265 , H01L21/316 , H01L21/331 , H01L21/336
Abstract: Ein Verfahren (300) zum Bilden eines Halbleiterbauelements, das Verfahren umfassend:Bilden (310) von zumindest einem pn-Übergang innerhalb eines Halbleitersubstrats;Ausführen einer anodischen Oxidation (320) einer Oberflächenregion des Halbleitersubstrats, um eine Oxidschicht an einer Oberfläche des Halbleitersubstrats durch Erzeugen eines anziehenden, elektrischen Feldes zwischen dem Halbleitersubstrat und einer externen Elektrode innerhalb einem Elektrolyten zu bilden, um oxidierende Ionen des Elektrolyten anzuziehen, was eine Oxidation der Oberflächenregion des Halbleitersubstrats verursacht, während eine hohe Spannungsdifferenz an dem pn-Übergang aufgrund des anziehenden, elektrischen Feldes auftritt; undImplantieren (330) von Dotierstoffen innerhalb der p-dotierten Region oder der n-dotierten Region des pn-Übergangs, um eine Sperrspannung des pn-Übergangs unter die hohe Spannungsdifferenz zu reduzieren, die an dem pn-Übergang während der anodischen Oxidation auftritt.
-
3.
公开(公告)号:DE102015202121B4
公开(公告)日:2017-09-14
申请号:DE102015202121
申请日:2015-02-06
Applicant: INFINEON TECHNOLOGIES AG
Inventor: SCHULZE HANS-JOACHIM , SCHUSTEREDER WERNER , RUPP ROLAND , WEBER HANS , JANTSCHER WOLFGANG
IPC: H01L29/06 , H01L21/266 , H01L21/336 , H01L29/161 , H01L29/739 , H01L29/78 , H01L29/861
Abstract: Halbleitervorrichtung (1), umfassend: – einen Halbleiterkörper (11), wobei der Halbleiterkörper (11) ein Halbleiterkörpermaterial umfasst, das einen Dotierstoff-Diffusions-Koeffizienten aufweist, der kleiner als der entsprechende Dotierstoff-Diffusions-Koeffizient von Silizium ist; – mindestens eine erste Halbleiterzone (111-1, 111-2), wobei die mindestens eine erste Halbleiterzone (111-1, 111-2) mit implantierten Dotierstoffen eines ersten Leitfähigkeitstyps dotiert ist und eine Säulenform aufweist, die sich entlang einer Ausdehnungsrichtung (B) in den Halbleiterkörper (11) hinein erstreckt, wobei eine entsprechende Breite (D) der mindestens einen ersten Halbleiterzone (111-1, 111-2) entlang der Ausdehnungsrichtung (B) kontinuierlich zunimmt; – mindestens eine zweite Halbleiterzone (112), die im Halbleiterkörper (11) umfasst ist, wobei die mindestens eine zweite Halbleiterzone (112) angrenzend an die mindestens eine erste Halbleiterzone (111-1, 111-2) angeordnet und mit implantierten Dotierstoffen eines zweiten Leitfähigkeitstyps dotiert ist, der zum ersten Leitfähigkeitstyp komplementär ist, wobei – eine Dotierungskonzentration der ersten Halbleiterzone (111-1, 111-2) entlang der Ausdehnungsrichtung (B) um weniger als 30% von einem Fixwert mindestens entlang 10% der Gesamtausdehnung der ersten Halbleiterzone (111-1, 111-2) abweicht.
-
公开(公告)号:DE102010017483B4
公开(公告)日:2017-02-16
申请号:DE102010017483
申请日:2010-06-21
Applicant: INFINEON TECHNOLOGIES AG
Inventor: STECHER MATTHIAS , WEBER HANS , O'RIAIN LINCOLN , EHRENWALL BIRGIT VON
Abstract: Integrierte laterale Leistungsschaltung, umfassend einen Halbleiterkörper, umfassend: – eine erste und eine zweite Mulde von einem ersten Leitfähigkeitstyp, die sich zu einer ersten horizontalen Oberfläche erstrecken, wobei die zweite Mulde eine laterale Leistungshalbleiterstruktur umfasst, wobei die erste Mulde eine vergrabene Schicht vom ersten Leitfähigkeitstyp in einem unteren Abschnitt umfasst, wobei die vergrabene Schicht eine Dotierungskonzentration umfasst, die die Dotierungskonzentration eines angrenzenden oberen Abschnitts der ersten Mulde übersteigt; – ein erstes Halbleitergebiet von einem zweiten Leitfähigkeitstyp, das sich zu einer zweiten horizontalen Oberfläche erstreckt, die der ersten horizontalen Oberfläche gegenüberliegt; – eine Siliziumschicht, die zwischen der ersten Oberfläche und dem ersten Halbleitergebiet angeordnet ist, wobei die Siliziumschicht poly-Si und/oder amorphes Silizium umfasst; – ein Isoliergebiet, das die erste Mulde und die Siliziumschicht voneinander isoliert; und – einen vertikalen Graben, der die erste und zweite Mulde voneinander isoliert und sich von der ersten horizontalen Oberfläche mindestens zu dem Isoliergebiet erstreckt.
-
公开(公告)号:DE102014118328A1
公开(公告)日:2015-06-11
申请号:DE102014118328
申请日:2014-12-10
Applicant: INFINEON TECHNOLOGIES AG
Inventor: MAUDER ANTON , SCHULZE HANS-JOACHIM , WEBER HANS , ZUNDEL MARKUS , HIRLER FRANZ , MEISER ANDREAS
Abstract: Ein Verfahren zum Bilden eines Halbleiterbauelements umfasst das Bilden einer elektrischen Struktur auf einer Hauptoberfläche eines Halbleitersubstrats und das Ausführen einer anodischen Oxidation einer Rückseitenoberflächenregion einer Rückseitenoberfläche des Halbleitersubstrats, um eine Oxidschicht auf der Rückseitenoberfläche des Halbleitersubstrats zu bilden.
-
公开(公告)号:DE10024480B4
公开(公告)日:2006-02-16
申请号:DE10024480
申请日:2000-05-18
Applicant: INFINEON TECHNOLOGIES AG
Inventor: WEBER HANS , AUERBACH FRANZ , DEBOY GERALD
IPC: H01L29/06 , H01L29/417 , H01L29/423 , H01L29/70 , H01L29/74 , H01L29/78 , H01L29/861
Abstract: The compensation component is formed with compensation regions in a semiconductor between two electrodes. By varying the second field and/or the first field, a location of a maximum field strength is displaced into the center of the compensation regions between the electrodes.
-
公开(公告)号:DE102004029297A1
公开(公告)日:2005-11-17
申请号:DE102004029297
申请日:2004-06-17
Applicant: INFINEON TECHNOLOGIES AG
Inventor: WEBER HANS , KROTSCHECK THOMAS
IPC: H01L21/336 , H01L29/06 , H01L29/423 , H01L29/78
Abstract: A vertical field effect power transistor comprises a field of transistor cells having alternate body and source electrodes (6,7), p- and n- mesa strips (10) between n trenches (3) in a semiconductor (2) with vertical gate electrodes (4) and p body zones. The body and source electrodes alternate in x- and y-directions in a chessboard pattern. Independent claims are also included for the following: (A) a production process for the above;and (B) a further vertical field effect transistor.
-
公开(公告)号:DE102004009083A1
公开(公告)日:2005-09-22
申请号:DE102004009083
申请日:2004-02-25
Applicant: INFINEON TECHNOLOGIES AG
Inventor: HIRLER FRANZ , WEBER HANS , RIEGER WALTER , POELZL MARTIN , HENNINGER RALF
IPC: H01L21/336 , H01L29/78
Abstract: The device has vertical transistor structures with a body zone (12) that includes an implantation body enhancement zone (19) at a base of trench gates. The doping concentration of the zone (19) is greater than the doping concentration of body zone and smaller than that of a body-contact zone. The implantation of the enhancement zone can be set, such that the lateral extension is proximal to channels in the area of the gates. An independent claim is also included for a method of manufacturing a MOS-power transistor device.
-
公开(公告)号:DE10122362B4
公开(公告)日:2004-12-09
申请号:DE10122362
申请日:2001-05-09
Applicant: INFINEON TECHNOLOGIES AG
Inventor: PFIRSCH FRANK , WILLMEROTH ARMIN , AUERBACH FRANZ , DEBOY GERALD , AHLERS DIRK , WEBER HANS
IPC: H01L29/06 , H01L29/167 , H01L29/739 , H01L29/78 , H01L29/36
-
公开(公告)号:DE10066053A1
公开(公告)日:2002-06-27
申请号:DE10066053
申请日:2000-12-08
Applicant: INFINEON TECHNOLOGIES AG
Inventor: WEBER HANS , AHLERS DIRK , STENGL JENS-PEER , DEBOY GERALD , WILLMEROTH ARMIN , RUEB MICHAEL , CUADRON MARION MIGUEL
IPC: H01L21/336 , H01L29/06 , H01L29/10 , H01L29/78 , H01L29/739
-
-
-
-
-
-
-
-
-