公开(公告)号：DE102016125792A1

公开(公告)日：2017-08-03

申请号：DE102016125792

申请日：2016-12-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BACH ELMAR ,  PATON SUSANA ,  STRAEUSSNIGG DIETMAR ,  TORRENO CARRERA JUAN ANTONIO ,  WIESBAUER ANDREAS

IPC: H04R3/00 ,  H04R19/04

Abstract: Gemäß einer Ausführungsform beinhaltet ein Verfahren des Betreibens eines Schallbauelements Puffern, durch eine Pufferschaltung, eines ersten elektrischen Signals von einem Schallwandler, um ein zweites elektrisches Signal zu erzeugen, Empfangen eines Rückkopplungssignals an einer Versorgungsschaltung, und Vergleichen des Rückkopplungssignals mit einem ersten Schwellwert. Das Rückkopplungssignal basiert auf dem ersten elektrischen Signal. Das Verfahren beinhaltet weiterhin, auf der Basis des Vergleichens des Rückkopplungssignals mit dem ersten Schwellwert, das Umschalten zwischen einem ersten Modus und einem zweiten Modus, Liefern einer ersten Versorgungsspannung an die Pufferschaltung während des ersten Modus, und Liefern einer zweiten Versorgungsspannung an die Pufferschaltung während des zweiten Modus. Die erste Versorgungsspannung ist von der zweiten Versorgungsspannung verschieden.

公开(公告)号：DE102005020067A1

公开(公告)日：2006-12-21

申请号：DE102005020067

申请日：2005-04-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HERNANDEZ LUIS ,  PATON SUSANA ,  PREFASI ENRIQUE ,  WIESBAUER ANDREAS ,  GIANDOMENICO ANTONIO

IPC: H03M3/00

Abstract: The modulator has a continuous time sigma delta modulator device (2) for converting an analog input signal into a digital output signal (ZD). The device has a compensation loop for excessive loop delay with an adjustable compensation factor for another excessive loop delay (FBE). A signal generation device (12) provides a reference voltage as an analog input reference signal. A digital signal processor controls the generation device and the factor and adjusts the factor for the excessive loop delay (FBE) to an optimal value depending on the digital signal with reduced data rate. An independent claim is also included for a method for controlling a compensation for an excessive loop delay in a continuous time sigma delta modulator device.

公开(公告)号：DE102008059161A1

公开(公告)日：2009-06-04

申请号：DE102008059161

申请日：2008-11-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HERNANDEZ LUIS ,  PATON SUSANA ,  STRAEUSSNIGG DIETMAR ,  WIESBAUER ANDREAS

IPC: H03M1/12 ,  H03K7/08 ,  H03L7/00

公开(公告)号：DE102005020067B4

公开(公告)日：2008-04-24

申请号：DE102005020067

申请日：2005-04-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HERNANDEZ LUIS ,  PATON SUSANA ,  PREFASI ENRIQUE ,  WIESBAUER ANDREAS ,  GIANDOMENICO ANTONIO

IPC: H03M3/00

公开(公告)号：DE102004031447A1

公开(公告)日：2006-01-19

申请号：DE102004031447

申请日：2004-06-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GIANDOMENICO ANTONIO DI ,  WIESBAUER ANDREAS ,  CLARA MARTIN ,  KOLHAUPT KLAUS ,  PATON SUSANA

IPC: H03M3/00

Abstract: Scrambling devices (15) rotate the digital output signal of the sigma delta encoder (1) as a function of a computed current pointer. Pointer computation pipeline mechanisms (16) calculate the value of the current pointer P(n+1) as a function of a preceding pointer P(n) and preceding output data D(n). The preceding pointer and the preceding output data are delayed by at least one clock cycle. Preferably the current pointer is computed from the sum of the preceding pointer and preceding output data. Independent claims are included for : (1) a sigma-delta analog-digital converter for converting an applied analog input signal into digital output data; and (2) a method for calculating a current value pointer for a data-weighting device forming an average value within a sigma-delta analog-digital converter.