OVERSAMPLING IN ANALOGUE-DIGITAL AND DIGITAL-ANALOGUE CONVERTERS
    1.
    发明申请
    OVERSAMPLING IN ANALOGUE-DIGITAL AND DIGITAL-ANALOGUE CONVERTERS 审中-公开
    过采样模拟数字和数字模拟转换器

    公开(公告)号:WO02080370A2

    公开(公告)日:2002-10-10

    申请号:PCT/EP0103685

    申请日:2001-03-30

    CPC classification number: H03M1/66 H03M1/201 H03M3/33 H03M3/458 H03M3/50

    Abstract: The invention relates to a method and a device for the digital transmission of analogue signals, whereby an oversampling in analogue-digital and digital-analogue converters is carried out. A digital-analogue conversion is thus carried out which is particularly suitable for VDSL systems. A transmitted digital transmission signal (110) is supplied to a mixing unit (201). The digital transmission signal (110) is superimposed on a received noise signal (211), in the mixing unit (201) and applied to a received noise source connection (209). An interpolation filter unit (203), combined with a serial noise generation device (205), provides an increase in the frequency band width such that a suitable oversampling is achieved.

    Abstract translation: 本发明提供一种方法和用于模拟信号的数字传输装置,过采样在模拟 - 数字和数字 - 模拟转换器来执行。 在这里,一个数字 - 模拟转换被执行,这是特别适用于VDSL系统。 A发送数字发送信号(110)被提供给一个混合单元(201),其中,在所述混合单元(201)的数字发送信号(110)施加到一个接收噪声信号(211)被叠加在接收噪声源极端子(209)。 的内插滤波器(203)的化合物,连同随后的噪声整形器(205)的增加在制备,从而使合适的过采样,实现了频率带宽。

    5.
    发明专利
    未知

    公开(公告)号:DE102004045709B4

    公开(公告)日:2009-03-19

    申请号:DE102004045709

    申请日:2004-09-21

    Abstract: An amplifier and method of setting the amplifier is presented. The amplifier is set by setting a mean value between voltage values at first and second outputs of the amplifier. The mean value is pulled towards a certain voltage potential. A circuit node is coupled to the first and to the second output. The circuit node is connected, via at least one resistor and a respective switch, to the certain voltage potential assigned to the respective resistor.

    7.
    发明专利
    未知

    公开(公告)号:DE102005026899B4

    公开(公告)日:2007-02-22

    申请号:DE102005026899

    申请日:2005-06-10

    Abstract: A compensation circuit for a digital/analogue converter, which is clocked by a clock signal comprising a jitter and converts a digital input data signal into an analogue output data signal comprising a jitter error due to said jitter, comprises a measurement circuit for measuring the jitter and a modelling circuit for generating a digital modelled jitter error signal which simulates the jitter error dependent on the measured jitter and the digital input data signal, wherein the digital modelled jitter error signal is subtracted from the digital input data signal.

    Abstimmungstechniken für Schleifenfilter von zeitkontinuierlichen Sigma-Delta-Modulatoren

    公开(公告)号:DE102008045724B4

    公开(公告)日:2015-09-10

    申请号:DE102008045724

    申请日:2008-09-04

    Abstract: Sigma-Delta-Modulatorschaltung, umfassend: einen Filterabschnitt (152; 252) mit einem ersten Eingang zur Aufnahme eines Eingangssignals, einem Ausgang zur Bereitstellung eines gefilterten Ausgangssignals, und einem zweiten Eingang zur Aufnahme eines auf dem gefilterten Ausgangssignal basierenden Rückkopplungssignals; eine erste Schaltvorrichtung (170) zur Aufnahme eines Modulationseingangssignals (160), welche mit dem ersten Eingang gekoppelt ist; und eine zweite Schaltvorrichtung (172) zur Aufnahme des Rückkopplungssignals, welche mit dem zweiten Eingang gekoppelt ist; wobei die erste und zweite Schaltvorrichtung (170, 172) dazu ausgestaltet sind, Steuersignale derart aufzunehmen, dass – in einem Betriebsmodus die erste Schaltvorrichtung (170) das Modulationseingangssignal (160) dem ersten Eingang zuführt und die zweite Schaltvorrichtung (172) das auf dem gefilterten Ausgangssignal basierende Rückkopplungssignal dem zweiten Eingang zuführt, und – in einem Abstimmungsmodus die erste Schaltvorrichtung (170) das Modulationseingangssignal (160) daran hindert, dem ersten Eingang zugeführt zu werden, und die zweite Schaltvorrichtung (172) dem zweiten Eingang ein Anregungssignal (176; 214) zuführt.

Patent Agency Ranking