Abstract:
The invention relates to a method and a device for the digital transmission of analogue signals, whereby an oversampling in analogue-digital and digital-analogue converters is carried out. A digital-analogue conversion is thus carried out which is particularly suitable for VDSL systems. A transmitted digital transmission signal (110) is supplied to a mixing unit (201). The digital transmission signal (110) is superimposed on a received noise signal (211), in the mixing unit (201) and applied to a received noise source connection (209). An interpolation filter unit (203), combined with a serial noise generation device (205), provides an increase in the frequency band width such that a suitable oversampling is achieved.
Abstract:
Schaltung umfassend: ein passives Hochpassfilter (106, 108), welches derart ausgestaltet ist, dass es eine Hochfrequenzkomponente einer Eingangsspannung (102) passieren lässt, eine bedingt stabile Operationsverstärkerkomponente (112; 400), welche derart ausgestaltet ist, dass sie die Hochfrequenzkomponente der Eingangsspannung (102) verstärkt, und eine Transconduktanzverstärker-Komponente (200; 414-4, 414-2) in einem Vorwärtszweig, wobei die Transkonduktanzverstärker-Komponente (200; 414-4, 414-2) im Vorwärtszweig eine programmierbare Einstellung (406-2) aufweist, um ein sich veränderndes Ausgangssignal (114; 426, 428) zu erzeugen, um eine erwünschte Phasenreserve zu erzielen, welche einer bestimmten Anwendungsfunktionalität entspricht.
Abstract:
An amplifier and method of setting the amplifier is presented. The amplifier is set by setting a mean value between voltage values at first and second outputs of the amplifier. The mean value is pulled towards a certain voltage potential. A circuit node is coupled to the first and to the second output. The circuit node is connected, via at least one resistor and a respective switch, to the certain voltage potential assigned to the respective resistor.
Abstract:
A compensation circuit for a digital/analogue converter, which is clocked by a clock signal comprising a jitter and converts a digital input data signal into an analogue output data signal comprising a jitter error due to said jitter, comprises a measurement circuit for measuring the jitter and a modelling circuit for generating a digital modelled jitter error signal which simulates the jitter error dependent on the measured jitter and the digital input data signal, wherein the digital modelled jitter error signal is subtracted from the digital input data signal.
Abstract:
Sigma-Delta-Modulatorschaltung, umfassend: einen Filterabschnitt (152; 252) mit einem ersten Eingang zur Aufnahme eines Eingangssignals, einem Ausgang zur Bereitstellung eines gefilterten Ausgangssignals, und einem zweiten Eingang zur Aufnahme eines auf dem gefilterten Ausgangssignal basierenden Rückkopplungssignals; eine erste Schaltvorrichtung (170) zur Aufnahme eines Modulationseingangssignals (160), welche mit dem ersten Eingang gekoppelt ist; und eine zweite Schaltvorrichtung (172) zur Aufnahme des Rückkopplungssignals, welche mit dem zweiten Eingang gekoppelt ist; wobei die erste und zweite Schaltvorrichtung (170, 172) dazu ausgestaltet sind, Steuersignale derart aufzunehmen, dass – in einem Betriebsmodus die erste Schaltvorrichtung (170) das Modulationseingangssignal (160) dem ersten Eingang zuführt und die zweite Schaltvorrichtung (172) das auf dem gefilterten Ausgangssignal basierende Rückkopplungssignal dem zweiten Eingang zuführt, und – in einem Abstimmungsmodus die erste Schaltvorrichtung (170) das Modulationseingangssignal (160) daran hindert, dem ersten Eingang zugeführt zu werden, und die zweite Schaltvorrichtung (172) dem zweiten Eingang ein Anregungssignal (176; 214) zuführt.