中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

22 records (took 0.051 seconds)

    6.
    发明专利
    未知

    公开(公告)号：DE102005042710A1

    公开(公告)日：2007-03-22

    申请号：DE102005042710

    申请日：2005-09-09

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： WIESBAUER ANDREAS ,  HERNANDEZ LUIS

    IPC: H03K5/04 ,  H03M1/10

    Abstract: Clock signal jitter detection circuit for detecting a clock signal jitter in a reference clock signal (CLK), having a switched-capacitor reference digital-analogue converter ( 15 ) which is clocked by the reference clock signal (CLK) and which converts a digital input signal into a first current, a current-controlled digital-analogue converter ( 16 ) which is clocked by the reference clock signal (CLK) and which converts the digital input signal into a second current, and having a current integrator ( 18 ) which integrates the difference between the first current and the second current to produce a signal which indicates the clock signal jitter in the reference clock signal (CLK).

    7.
    发明专利
    未知

    公开(公告)号：DE102005026899A1

    公开(公告)日：2006-12-14

    申请号：DE102005026899

    申请日：2005-06-10

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： STRAEUSNIGG DIETMAR ,  RAINER BERND ,  WIESBAUER ANDREAS ,  GAGGL RICHARD ,  CLARA MARTIN ,  HERNANDEZ LUIS

    IPC: H03M1/66 ,  H03M1/06

    Abstract: A compensation circuit for a digital/analogue converter, which is clocked by a clock signal comprising a jitter and converts a digital input data signal into an analogue output data signal comprising a jitter error due to said jitter, comprises a measurement circuit for measuring the jitter and a modelling circuit for generating a digital modelled jitter error signal which simulates the jitter error dependent on the measured jitter and the digital input data signal, wherein the digital modelled jitter error signal is subtracted from the digital input data signal.

    Verringerung des Quantisierungsfehlers bei Umsetzern zur Pulsweitenmodulation mit mehrstufiger Rauschformung
    8.
    发明专利
    Verringerung des Quantisierungsfehlers bei Umsetzern zur Pulsweitenmodulation mit mehrstufiger Rauschformung 未知

    公开(公告)号：DE102008051632B4

    公开(公告)日：2016-09-15

    申请号：DE102008051632

    申请日：2008-10-14

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： HERNANDEZ LUIS ,  STRAEUSSNIGG DIETMAR ,  WIESBAUER ANDREAS

    IPC: H03M1/66 ,  H03M1/08

    Abstract: Pulsweitenmodulator-Umsetzer (150) umfassend: eine formende Komponente (160), welche derart ausgestaltet ist, dass sie ein analoges Eingangssignal (158) empfängt und ein geformtes Signal (162) bereitstellt, einen Digitalisierungsabschnitt (164, 168), welcher derart angeordnet und ausgestaltet ist, dass er das geformte Signal (162) empfängt und eine digitalisierte Pulsweitenmodulator-Ausgabe (172) bereitstellt, und einen Fehlerbestimmungsabschnitt (174, 178, 182; 174, 178, 182, 190, 194; 174, 178, 182, 186, 187, 190, 194), welcher parallel zu dem Digitalisierungsabschnitt (164, 168) angeordnet ist und derart ausgestaltet ist, dass er einen Pulsweitenmodulator-Fehler (196) abhängig von einer Kombination des geformten Signals (162) und der digitalisierten Pulsweitenmodulator-Ausgabe (172) bestimmt und dass er den Pulsweitenmodulator-Fehler (196) mit der digitalisierten Pulsweitenmodulator-Ausgabe (172) derart kombiniert, dass er eine korrigierte digitale Pulsweitenmodulator-Ausgabe (199) bereitstellt.

    Dynamische Elementanpassung für Verzögerungsleitungen
    9.
    发明专利
    Dynamische Elementanpassung für Verzögerungsleitungen 未知

    公开(公告)号：DE102010009199B4

    公开(公告)日：2013-08-22

    申请号：DE102010009199

    申请日：2010-02-24

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： HERNANDEZ LUIS ,  STRAEUSSNIGG DIETMAR ,  WIESBAUER ANDREAS

    IPC: H03K5/13 ,  H03H11/26

    Abstract: System umfassend: ein Filter (606a, 606b), um ein Zielsignal zu empfangen und zu filtern; einen Schwellwertdetektor (608a, 608b), um ein Anzeigesignal (Y(t)) bereitzustellen, wenn das gefilterte Zielsignal eine Schwellwertspannung überschreitet; einen Verzögerungsschaltkreis mit mehreren Ausgängen, umfassend: einen Verzögerungsleitungsschaltkreis (102; 204), welcher mehrere Verzögerungsleitungsmodule (302a–302n; 502–508) aufweist, wobei die Verzögerungsleitungsmodule ausgestaltet sind, ein Taktsignal (&phgr;) zu empfangen und ein Verzögerungsleitungselement (206a–206n; 304a–310a; 404–410; 502b) aufweisen, wobei die Verzögerungsleitungselemente Verzögerungsabweichungen aufweisen und ausgestaltet sind, verzögerte Taktsignale zu erzeugen; einen Austauschschaltkreis (101; 202; 312a–312d; 402, 412; 502a, 510), um die Verzögerungsleitungselemente dynamisch auszutauschen, um eine Wirkung der Verzögerungsabweichungen auf die verzögerten Taktsignale zu minimieren; und einen Abtast- und Halteschaltkreis (104), um das Anzeigesignal (Y(t)) und die verzögerten Taktsignale zu empfangen, um das empfangene Anzeigesignal unter Verwendung der verzögerten Taktsignale abzutasten und zu halten, und um ein Ausgangssignal durch Abtasten des Anzeigesignals mit den verzögerten Taktsignalen zu erzeugen.

    Zeit/Digitalwandler mit Mehrfachausgabe
    10.
    发明专利
    Zeit/Digitalwandler mit Mehrfachausgabe 未知

    公开(公告)号：DE102009014797B4

    公开(公告)日：2013-07-04

    申请号：DE102009014797

    申请日：2009-03-25

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： DANIELS JORG ,  DEHAENE WIM ,  HERNANDEZ LUIS ,  STRAEUSSNIGG DIETMAR ,  WIESBAUER ANDREAS

    IPC: H03M3/00 ,  G04F10/04 ,  H03M1/12

    Abstract: System, welches ausgestaltet ist, eine Analog/Digitalsignalwandlung durchzuführen, wobei das System (112) umfasst: eine oder mehrere elektronische Komponenten (202), welche ausgestaltet sind, ein Eingangssignal (u(t)) und ein Rückkopplungssignal (ya(t)) zu empfangen und ein binäres zeitkontinuierliches Signal (y(t)) als eine Ausgabe bereitzustellen; und einen Zeit/Digitalwandler (114), welcher ausgestaltet ist, das binäre zeitkontinuierliche Signal (y(t)) zu empfangen und ein mehrstufiges zeitdiskretes und amplitudendiskretes Signal (m) und ein binäres zeitdiskretes Signal (ys(t)) bereitzustellen, wobei das binäre zeitdiskrete Signal (ys(t)) einem Rückkopplungspfad (203) bereitgestellt wird, und wobei der Rückkopplungspfad (203) einen Digital/Analogwandler (210) aufweist, um das Rückkopplungssignal (ya(t)) als ein analoges Rückkopplungssignal bereitzustellen.

Patent Agency Ranking