公开(公告)号：DE102014108913B4

公开(公告)日：2021-09-30

申请号：DE102014108913

申请日：2014-06-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SANDOW CHRISTIAN ,  NIEDERNOSTHEIDE FRANZ-JOSEF ,  VAN TREEK VERA

IPC: H01L29/739

Abstract: Bipolartransistorvorrichtung (100) mit isoliertem Gate, die Folgendes umfasst:ein Halbleitersubstrat, das einen Driftbereich (112) einer Bipolartransistorstruktur mit isoliertem Gate umfasst;eine erste Nanodrahtstruktur (120) der Bipolartransistorstruktur mit isoliertem Gate, die mit dem Driftbereich (112) verbunden ist;eine erste Gatestruktur (130) der Bipolartransistorstruktur mit isoliertem Gate, die sich entlang wenigstens eines Abschnitts der ersten Nanodrahtstruktur (120) erstreckt;eine zweite Nanodrahtstruktur (220) der Bipolartransistorstruktur mit isoliertem Gate, die mit dem Driftbereich (112) verbunden ist; undeine zweite Gatestruktur (230) der Bipolartransistorstruktur mit isoliertem Gate, die sich entlang wenigstens eines Abschnitts der zweiten Nanodrahtstruktur (220) erstreckt,wobei die zweite Gatestruktur (230) eingerichtet ist, in einem eingeschalteten Zustand der Bipolartransistorvorrichtung eine Leitung von Ladungsträgern eines ersten Leitfähigkeitstyps und eines zweiten Leitfähigkeitstyps durch die zweite Nanodrahtstruktur (220) vollständig zu unterdrücken und während eines Ausschaltens der Bipolartransistorvorrichtung die Leitung von Ladungsträgern des zweiten Leitfähigkeitstyps durch die zweite Nanodrahtstruktur (220) zu ermöglichen.

公开(公告)号：DE102015112502A1

公开(公告)日：2017-02-02

申请号：DE102015112502

申请日：2015-07-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SANDOW CHRISTIAN ,  NIEDERNOSTHEIDE FRANZ-JOSEF

IPC: H01L27/088 ,  H01L25/16

Abstract: Ein Halbleiterbauelement umfasst eine erste Transistorzelle aus einer Mehrzahl von Transistorzellen einer vertikalen Feldeffekttransistoranordnung. Das Halbleiterbauelement umfasst eine zweite Transistorzelle aus der Mehrzahl von Transistorzellen. Die erste Transistorzelle aus der Mehrzahl von Transistorzellen und die zweite Transistorzelle aus der Mehrzahl von Transistorzellen sind elektrisch parallel geschaltet. Ein Gate der ersten Transistorzelle und ein Gate der zweiten Transistorzelle sind durch unterschiedliche Gate-Steuerungssignale steuerbar.

公开(公告)号：DE102021107975A1

公开(公告)日：2022-10-06

申请号：DE102021107975

申请日：2021-03-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KURZMANN THOMAS ,  SANDOW CHRISTIAN ,  SOELLRADL THOMAS

IPC: H01L29/739 ,  H01L23/62 ,  H01L29/06 ,  H01L29/78

Abstract: Ein IGBT (1) umfasst ein Drift-Gebiet (100) von einem ersten Leitfähigkeitstyp; mehrere Gräben (14, 16) die sowohl Mesas (17) vom ersten Typ, die ein jeweiliges Source-Gebiet (101) und ein jeweiliges Body-Gebiet (102) aufweisen, als auch Mesas (18) vom zweiten Typ lateral begrenzen. Ein Abschirmgebiet (103) überlappt sich zum Beispiel nicht lateral mit der Mesa (18) vom zweiten Typ, sondern nur mit der Mesa (17) vom ersten Typ.

公开(公告)号：DE102016112020B4

公开(公告)日：2021-04-22

申请号：DE102016112020

申请日：2016-06-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAUDER ANTON ,  NIEDERNOSTHEIDE FRANZ-JOSEF ,  SANDOW CHRISTIAN

IPC: H01L29/739 ,  H01L29/78

Abstract: Eine Leistungshalbleitervorrichtung (1), umfassend:- einen Halbleiterkörper (10), der an eine erste Lastanschlussstruktur (11) und an eine zweite Lastanschlussstruktur (12) gekoppelt ist und ausgebildet ist, einen Laststrom (15) zu führen;- eine erste Zelle (141) und eine zweite Zelle (142), die jeweils auf der einen Seite elektrisch mit der ersten Lastanschlussstruktur (11) verbunden sind und auf der anderen Seite elektrisch mit einer Driftregion (100) des Halbleiterkörpers (10) verbunden sind, wobei die Driftregion (100) Dotanden eines ersten Leitfähigkeitstyps umfasst;- eine erste Mesa (101), die in der ersten Zelle (141) enthalten ist, wobei die erste Mesa (101) enthält: eine erste Anschlussregion (1011), die Dotanden des ersten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist, und eine erste Kanalregion (1012), die an die Driftregion (100) gekoppelt ist;- eine zweite Mesa (102), die in der zweiten Zelle (142) enthalten ist, wobei die zweite Mesa (102) enthält: eine zweite Anschlussregion (1021), die Dotanden eines zweiten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist, und eine zweite Kanalregion (1022), die an die Driftregion (100) gekoppelt ist;- wobei jede der ersten Mesa (101) und der zweiten Mesa (102) durch eine Isolationsstruktur (133) in einer lateralen Richtung (X) senkrecht zu einer Richtung (Z) des Laststroms (15) innerhalb der jeweiligen Mesa (101,102) räumlich begrenzt ist und in dieser lateralen Richtung (X) eine totale Ausdehnung (DX13; DX23) von weniger als 100 nm aufweist; wobei in der Isolationsstruktur (133) Folgendes untergebracht ist:- eine Steuerelektrodenstruktur (131, 132) zum Steuern des Laststroms (15) innerhalb der ersten Mesa (101) und der zweiten Mesa (102), wobei die Steuerelektrodenstruktur (131, 132) von der ersten Lastanschlussstruktur (11) elektrisch isoliert ist; und- eine Führungselektrode (134), die von der Steuerelektrodenstruktur (131, 132) elektrisch isoliert ist und zwischen der ersten Mesa (101) und der zweiten Mesa (102) angeordnet ist.

公开(公告)号：DE102016112019A1

公开(公告)日：2018-01-04

申请号：DE102016112019

申请日：2016-06-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAUDER ANTON ,  PFIRSCH FRANK ,  NIEDERNOSTHEIDE FRANZ-JOSEF ,  SANDOW CHRISTIAN

IPC: H01L29/739 ,  H01L29/78

Abstract: Eine Leistungshalbleitervorrichtung (1), umfassend: einen Halbleiterkörper (10), der an eine erste Lastanschlussstruktur (11) und an eine zweite Lastanschlussstruktur (12) gekoppelt ist und ausgebildet ist, einen Laststrom (15) zu führen; eine erste Zelle (141) und eine zweite Zelle (142), die jeweils ausgebildet sind, den Laststrom (15) zu steuern, und die jeweils auf der einen Seite elektrisch mit der ersten Lastanschlussstruktur (11) verbunden sind und auf der anderen Seite elektrisch mit einer Driftregion (100) des Halbleiterkörpers (10) verbunden sind, wobei die Driftregion (100) Dotanden eines ersten Leitfähigkeitstyps umfasst; eine erste Mesa (101), die in der ersten Zelle (141) enthalten ist, wobei die erste Mesa (101) enthält: eine erste Anschlussregion (1011), die Dotanden des ersten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist, und eine erste Kanalregion (1012), die an die Driftregion (100) gekoppelt ist; eine zweite Mesa (102), die in der zweiten Zelle (142) enthalten ist, wobei die zweite Mesa (102) enthält: eine zweite Anschlussregion (1021), die Dotanden eines zweiten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist, und eine zweite Kanalregion (1022), die an die Driftregion (100) gekoppelt ist; wobei jede der ersten Mesa (101) und der zweiten Mesa (102) durch eine erste Isolationsstruktur (133) in einer Richtung (X) senkrecht zu einer Richtung (Z) des Laststroms (15) innerhalb der jeweiligen Mesa (101, 102) räumlich begrenzt ist und in dieser Richtung (X) eine totale Ausdehnung (DX13; DX23) von weniger als 100 nm aufweist. Die Leistungshalbleitervorrichtung (1) umfasst ferner eine dritte Zelle (143), die auf der einen Seite elektrisch mit der zweiten Lastanschlussstruktur (12) verbunden ist und auf der anderen Seite elektrisch mit der Driftregion (100) verbunden ist; wobei die dritte Zelle (143) eine dritte Mesa (105) enthält, die Folgendes umfasst: eine dritte Anschlussregion (1051), die Dotanden des ersten Leitfähigkeitstyps hat und elektrisch mit der zweiten Lastanschlussstruktur (12) verbunden ist; eine dritte Kanalregion (1052), die an die Driftregion (100) gekoppelt ist; und eine dritte Steuerelektrode (135), die durch eine zweite Isolationsstruktur (134) von der dritten Mesa (105) isoliert ist.

公开(公告)号：DE102014108913A1

公开(公告)日：2015-12-31

申请号：DE102014108913

申请日：2014-06-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SANDOW CHRISTIAN ,  NIEDERNOSTHEIDE FRANZ-JOSEF ,  VAN TREEK VERA

IPC: H01L29/739 ,  H01L21/331

Abstract: Eine Bipolartransistorvorrichtung 100 mit isoliertem Gate umfasst ein Halbleitersubstrat, das einen Driftbereich 112 einer Bipolartransistorstruktur mit isoliertem Gate umfasst. Ferner umfasst die Bipolartransistorvorrichtung 100 mit isoliertem Gate eine erste Nanodrahtstruktur 120 und eine erste Gatestruktur 130. Die erste Nanodrahtstruktur 120 der Bipolartransistorstruktur mit isoliertem Gate ist mit dem Driftbereich 112 verbunden. Ferner erstreckt sich die erste Gatestruktur 130 der Bipolartransistorstruktur mit isoliertem Gate entlang wenigstens eines Abschnitts der ersten Nanodrahtstruktur 120.

公开(公告)号：DE102015112502B4

公开(公告)日：2021-11-04

申请号：DE102015112502

申请日：2015-07-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SANDOW CHRISTIAN ,  NIEDERNOSTHEIDE FRANZ-JOSEF

IPC: H01L25/16 ,  H01L27/088

Abstract: Ein Halbleiterbauelement (100, 200, 300, 500, 600), umfassend:eine erste Transistorzelle (101) aus einer Mehrzahl von Transistorzellen (111) einer Feldeffekttransistoranordnung, die in einem ersten Halbleiterchip gebildet ist;eine zweite Transistorzelle (104) aus der Mehrzahl von Transistorzellen (111);wobei die erste Transistorzelle (101) aus der Mehrzahl von Transistorzellen (111) und die zweite Transistorzelle (104) aus der Mehrzahl von Transistorzellen (111) elektrisch parallel geschaltet sind, undwobei ein Gate (106) der ersten Transistorzelle (101) und ein Gate (107) der zweiten Transistorzelle (104) durch unterschiedliche Gate-Steuerungssignale (108, 109) steuerbar sind; undein Steuerungsmodul (213) und eine Stromerfassungsstruktur, die sich in einem zweiten, unterschiedlichen Halbleiterchip als die Transistorzellen befinden, wobei das Steuerungsmodul (213) die unterschiedlichen Gate-Steuerungssignale basierend auf dem Strom der ersten Transistorzelle (101) oder eines Teilsatzes der Transistorzellen, der die erste Transistorzelle umfasst, erzeugt, wobei der Strom ein Bruchteil des Laststroms ist,und wobei die Stromerfassungsstruktur, die den Strom erfasst, in der Nähe zu einer Emitter/Kollektor- oder Source/Drain-Kontaktstruktur (216) angeordnet ist, wobei die Emitter/Kollektor- oder Source/Drain-Kontaktstruktur (216) die erste Transistorzelle (101) bzw. den Teilsatz von Transistorzellen aus der Mehrzahl von Transistorzellen (111), der die erste Transistorzelle (101) umfasst, kontaktiert.

公开(公告)号：DE102018132236A1

公开(公告)日：2020-06-18

申请号：DE102018132236

申请日：2018-12-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BABURSKE ROMAN ,  JELINEK MORIZ ,  NIEDERNOSTHEIDE FRANZ-JOSEF ,  PFIRSCH FRANK ,  SANDOW CHRISTIAN ,  SCHULZE HANS-JOACHIM

IPC: H01L29/739 ,  H01L21/331 ,  H01L21/336 ,  H01L29/06 ,  H01L29/78

Abstract: Ein Leistungshalbleiterbauelement (1) umfasst einen Halbleiterkörper (10) mit einer Vorderseite (10-1) und einer Rückseite (10-2), wobei der Halbleiterkörper (10) Folgendes enthält: ein Driftgebiet (100) von einem ersten Leitfähigkeitstyp; ein Feldstoppgebiet (105) vom ersten Leitfähigkeitstyp, wobei das Feldstoppgebiet (105) zwischen dem Driftgebiet (100) und der Rückseite (10-2) angeordnet ist und Dotierstoffe vom ersten Leitfähigkeitstyp mit einer höheren Dotierstoffkonzentration als das Driftgebiet (100) aufweist, wobei das Feldstoppgebiet (105) zumindest teilweise mittels einer Implantation von Protonen durch die Rückseite (10-2) geschaffen wurde; und ein Emittereinstellungsgebiet (106) vom ersten Leitfähigkeitstyp, wobei das Emittereinstellungsgebiet (106) zwischen dem Feldstoppgebiet (105) und der Rückseite (10-2) angeordnet ist und Dotierstoffe vom ersten Leitfähigkeitstyp mit einer höheren Dotierstoffkonzentration als das Feldstoppgebiet (105) aufweist. Das Feldstoppgebiet (105) umfasst in einem Querschnitt entlang einer Vertikalrichtung (Z), die von der Rückseite (10-2) zu der Vorderseite (10-1) weist, ein Dotierstoffkonzentrationsprofil von Dotierstoffen vom ersten Leitfähigkeitstyp, das ein erstes lokales Maximum (1051) und ein erstes lokales Minimum (1052) aufweist, wobei das erste lokale Minimum (1052) zwischen dem ersten lokalen Maximum (1051) und einem anderen lokalen Maximum (1053, 1055, 1057) des Dotierstoffkonzentrationsprofils des Feldstoppgebiets (105) und/oder zwischen dem ersten lokalen Maximum (1051) und einem Maximum eines Dotierstoffkonzentrationsprofils des Emittereinstellungsgebiets (106) angeordnet ist, wobei die Dotierstoffkonzentration an dem ersten lokalen Maximum (1051) um höchstens einen Faktor von drei höher als die Dotierstoffkonzentration an dem ersten lokalen

公开(公告)号：DE102016112018B4

公开(公告)日：2020-03-12

申请号：DE102016112018

申请日：2016-06-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAUDER ANTON ,  NIEDERNOSTHEIDE FRANZ-JOSEF ,  SANDOW CHRISTIAN

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/30 ,  H01L29/78

Abstract: Eine Leistungshalbleitervorrichtung (1), umfassend:- einen Halbleiterkörper (10), der an eine erste Lastanschlussstruktur (11) und an eine zweite Lastanschlussstruktur (12) gekoppelt ist;- ein aktives Zellenfeld (16), das in dem Halbleiterkörper (10) verwirklicht ist und das ausgebildet ist, einen Laststrom (15) zu leiten, wobei das aktive Zellenfeld (16) von einer Randabschlusszone (18) umgeben ist;- eine Vielzahl von ersten Zellen (141) und eine Vielzahl von zweiten Zellen (142), die in dem aktiven Zellenfeld (16) vorgesehen sind, und die jeweils ausgebildet sind, den Laststrom (15) zu steuern, und die jeweils auf der einen Seite mit der ersten Lastanschlussstruktur (11) elektrisch verbunden sind und auf der anderen Seite mit einer Driftregion (100) des Halbleiterkörpers (10) elektrisch verbunden sind, wobei die Driftregion (100) Dotanden eines ersten Leitfähigkeitstyps umfasst; wobei:- jede erste Zelle (141) eine erste Steuerelektrode (131) und eine erste Mesa (101) umfasst, wobei die erste Mesa (101) enthält: eine erste Anschlussregion (1011), die Dotanden des ersten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist, und eine erste Kanalregion (1012), die an die Driftregion (100) gekoppelt ist;- jede zweite Zelle (142) eine zweite Mesa (102) umfasst, wobei die zweite Mesa (102) enthält: eine zweite Anschlussregion (1021), die Dotanden des zweiten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist, und eine zweite Kanalregion (1022), die an die Driftregion (100) gekoppelt ist;- jede erste Mesa (101) und jede zweite Mesa (102) in einer Richtung (X) senkrecht zu einer Richtung (Z) des Laststroms (15) innerhalb der jeweiligen Mesa (101, 102) durch eine Isolationsstruktur (133) räumlich begrenzt ist und in dieser Richtung (X) senkrecht zu der Richtung (Z) des Laststroms (15) eine totale Ausdehnung (DX13; DX23) von weniger als 100 nm aufweist;und wobeidas aktive Zellenfeld (16) von einer Ableitungsregion (104) umgeben ist, welche zwischen dem aktiven Zellenfeld (16) und der Randabschlusszone (18) angeordnet ist, wobei die Ableitungsregion (104) Dotanden des zweiten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist;und wobeider Halbleiterkörper (10) eine Plateau-Region (1023) mit Dotanden des zweiten Leitfähigkeitstyps aufweist, wobei die Plateau-Region (1023) zwischen der zweiten Kanalregion (1022) und der Driftregion (100) angeordnet ist und sich weiter in den Halbleiterkörper (10) erstreckt als die zweite Mesa (102), und wobei sich die Plateau-Region (1023) mit dem Teil, der tiefer als die zweite Mesa (102) liegt, in Richtung der ersten Mesa (101) erstreckt, sodass die Plateau-Region (1023) und die erste Steuerelektrode (131) einen gemeinsamen lateralen Erstreckungsbereich (DX80) aufweisen.

公开(公告)号：DE102016112020A1

公开(公告)日：2018-01-04

申请号：DE102016112020

申请日：2016-06-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAUDER ANTON ,  NIEDERNOSTHEIDE FRANZ-JOSEF ,  SANDOW CHRISTIAN

IPC: H01L29/739 ,  H01L29/78

Abstract: Eine Leistungshalbleitervorrichtung (1) umfasst einen Halbleiterkörper (10), der an eine erste Lastanschlussstruktur (11) und an eine zweite Lastanschlussstruktur (12) gekoppelt ist und ausgebildet ist, einen Laststrom (15) zu führen; eine erste Zelle (141) und eine zweite Zelle (142), die jeweils auf der einen Seite elektrisch mit der ersten Lastanschlussstruktur (11) verbunden sind und auf der anderen Seite elektrisch mit einer Driftregion (100) des Halbleiterkörpers (10) verbunden sind, wobei die Driftregion (100) Dotanden eines ersten Leitfähigkeitstyps umfasst; eine erste Mesa (101), die in der ersten Zelle (141) enthalten ist, wobei die erste Mesa (101) enthält: eine erste Anschlussregion (1011), die Dotanden des ersten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist, und eine erste Kanalregion (1012), die an die Driftregion (100) gekoppelt ist; eine zweite Mesa (102), die in der zweiten Zelle (142) enthalten ist, wobei die zweite Mesa (102) enthält: eine zweite Anschlussregion (1021), die Dotanden eines zweiten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist, und eine zweite Kanalregion (1022), die an die Driftregion (100) gekoppelt ist; wobei jede der ersten Mesa (101) und der zweiten Mesa (102) durch eine Isolationsstruktur (133) in einer Richtung (X) senkrecht zu einer Richtung (Z) des Laststroms (15) innerhalb der jeweiligen Mesa (101,102) räumlich begrenzt ist und in dieser Richtung (X) eine totale Ausdehnung (DX13; DX23) von weniger als 100 nm aufweist. In der Isolationsstruktur ist Folgendes untergebracht: Eine Steuerelektrodenstruktur (131, 132) zum Steuern des Laststroms (15) innerhalb der ersten Mesa (101) und der zweiten Mesa (102), wobei die Steuerelektrodenstruktur (131, 132) von der ersten Lastanschlussstruktur (11) elektrisch isoliert ist; und eine Führungselektrode (134), die von der Steuerelektrodenstruktur (131, 132) elektrisch isoliert ist und zwischen der ersten Mesa (101) und der zweiten Mesa (102) angeordnet ist.