公开(公告)号：DE102013111225B4

公开(公告)日：2020-06-04

申请号：DE102013111225

申请日：2013-10-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  SEIBT MARCO

IPC: H01L25/16 ,  H01L23/62 ,  H01L27/16

Abstract: Halbleiter-Package, das umfasst:einen Leistungs-Halbleiterchip, der eine Steuerelektrode, eine erste Lastelektrode und eine zweite Lastelektrode aufweist;einen ersten Anschlussleiter, der elektrisch an die Steuerelektrode gekoppelt ist;einen zweiten Anschlussleiter, der elektrisch an die erste Lastelektrode gekoppelt ist;einen dritten Anschlussleiter, der elektrisch an die zweite Lastelektrode gekoppelt ist; undeinen Temperatursensor, der elektrisch an den ersten und zweiten Anschlussleiter gekoppelt ist, derart, dass eine Temperatur des Leistungs-Halbleiterchips an dem dritten Anschlussleiter ausgewertet werden kann.

公开(公告)号：DE102014100309B4

公开(公告)日：2021-06-10

申请号：DE102014100309

申请日：2014-01-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  SEIBT MARCO

IPC: H01L23/373 ,  H01L21/56 ,  H01L21/58 ,  H01L23/28 ,  H01L25/07

Abstract: Chipanordnung ( 210), die Folgendes aufweist:einen Träger (202);mindestens einen Chip (204), der mindestens eine Kontaktinsel (206) aufweist, die über dem Träger (202) angeordnet ist;ein Verkapselungsmaterial (208), das den Chip (204) undden Träger (202) mindestens teilweise umschließt;eine Low Temperature Cofired Ceramics-Lage (212), die direkt auf einer Seite des Trägers (202) angeordnet ist;wobei die Low Temperature Cofired Ceramics-Lage (212) planar ausgebildet ist und in direktem Kontakt mit einer Trägerunterseite angeordnet ist, wobei die Trägerunterseite der Seite entgegengesetzt ist, über der der Chip (204) angeordnet ist, und wobei die Low Temperature Cofired Ceramics-Lage (212) in direktem Kontakt mit mindestens einer Seite desVerkapselungsmaterials (208) angeordnet ist, wobei die mindestens eine Seite des Verkapselungsmaterials (208) eben mit der Trägerunterseite ist und damit aneinanderstößt; undmindestens eine zusätzliche Low Temperature Cofired Ceramics-Lage, wobei die mindestens eine zusätzliche Low Temperature Cofired Ceramics-Lage planar ausgebildet ist und in direktem Kontakt mit der Low Temperature Cofired Ceramics-Lage (212)angeordnet ist.

公开(公告)号：DE102014100309A1

公开(公告)日：2014-07-17

申请号：DE102014100309

申请日：2014-01-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  SEIBT MARCO

IPC: H01L23/373 ,  H01L21/56 ,  H01L21/58 ,  H01L23/28 ,  H01L25/07

Abstract: Es wird eine Chipanordnung (210) bereitgestellt, wobei die Chipanordnung (210) Folgendes aufweist: einen Träger (202); mindestens einen Chip (204), der mindestens eine Kontaktinsel (206) aufweist, die über dem Träger (202) angeordnet ist; ein Verkapselungsmaterial (208), das den mindestens einen Chip (204) und den Träger (202) mindestens teilweise umschließt; und mindestens eine Low Temperature Cofired Ceramics-Lage (212), die über einer Seite des Trägers (202) angeordnet ist.

公开(公告)号：DE102009009874B4

公开(公告)日：2014-05-15

申请号：DE102009009874

申请日：2009-02-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  SEIBT MARCO ,  KIRCHNER UWE ,  PEINHOPF WOLFGANG ,  TREU MICHAEL ,  SCHLOEGL ANDREAS ,  FELDVOSS MARIO

IPC: H01L23/48 ,  H01L23/28 ,  H01L23/49 ,  H01L23/495 ,  H01L25/16

Abstract: Bauelement (100–900), umfassend: einen Halbleiterchip (10) mit einer Steuerelektrode (11) und einer ersten Lastelektrode (12) auf einer ersten Oberfläche (13) und einer zweiten Lastelektrode (14) auf einer zweiten Oberfläche (15) gegenüber der ersten Oberfläche (13); einen Träger (22), über dem der Halbleiterchip (10) platziert ist, wobei die zweite Oberfläche (15) des Halbleiterchips (10) dem Träger (22) zugewandt ist; eine elektrisch an die Steuerelektrode (11) gekoppelte erste Zuleitung (16); eine elektrisch an die erste Lastelektrode (12) gekoppelte zweite Zuleitung (17); eine elektrisch an die erste Lastelektrode (12) gekoppelte dritte Zuleitung (18), wobei die dritte Zuleitung (18) von der zweiten Zuleitung (17) getrennt ist; und eine elektrisch an die zweite Lastelektrode (14) gekoppelte vierte Zuleitung (19), wobei die vierte Zuleitung (19) mit dem Träger (22) zusammenhängt, mindestens eine der zweiten und dritten Zuleitung (17, 18) zwischen der ersten und vierten Zuleitung (16, 19) angeordnet ist, mindestens ein Teil (23) der zweiten Zuleitung (17) zwischen der ersten Zuleitung (16) und dem Träger (22) angeordnet ist, und der Abstand zwischen der vierten Zuleitung (19) und der Zuleitung neben der vierten Zuleitung (19) größer ist als der jeweilige Abstand zwischen der ersten, zweiten und dritten Zuleitung (16, 17, 18).

公开(公告)号：DE102013111225A1

公开(公告)日：2014-04-17

申请号：DE102013111225

申请日：2013-10-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  SEIBT MARCO

IPC: H01L25/16 ,  H01L23/62 ,  H01L27/16

Abstract: Ein Halbleiter-Package enthält einen Leistungs-Halbleiterchip, der eine Steuerelektrode, eine erste Lastelektrode und eine zweite Lastelektrode aufweist. Die Baugruppe enthält außerdem einen ersten Anschlussleiter, der elektrisch an die Steuerelektrode gekoppelt ist, einen zweiten Anschlussleiter, der elektrisch an die erste Lastelektrode gekoppelt ist, und einen dritten Anschlussleiter, der elektrisch an die zweite Lastelektrode gekoppelt ist. Ferner enthält die Baugruppe einen Temperatursensor, der elektrisch an wenigstens zwei der ersten, zweiten und dritten Anschlussleiter gekoppelt ist.

公开(公告)号：DE102013104223A1

公开(公告)日：2013-10-31

申请号：DE102013104223

申请日：2013-04-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  SEIBT MARCO ,  KIRCHNER UWE

IPC: H01L25/07 ,  H01L21/60 ,  H01L21/768

Abstract: Ein Halbleiter-Bauelement enthält mindestens ein erstes Halbleiterelement und zwei Zwischenverbinder zum elektrischen Koppeln des mindestens einen ersten Halbleiterelements nach außen. Eine Beabstandung zwischen den beiden Zwischenverbindern entspricht einer Größe eines zweiten Halbleiterelements. Das zweite Halbleiterelement kann zwischen den beiden Zwischenverbindern angebracht werden.

公开(公告)号：DE102013102058A1

公开(公告)日：2013-09-19

申请号：DE102013102058

申请日：2013-03-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  SEIBT MARCO

IPC: H01L23/29 ,  H01L21/56 ,  H01L23/15

Abstract: Eine Chipanordnung wird bereitgestellt, die aufweist: einen Träger; einen Chip, angeordnet über dem Träger; eine Keramikschicht, gebildet über dem Chip und mindestens einem Bereich des Trägers; wobei der Chip umgeben ist von dem Träger und der Keramikschicht.

公开(公告)号：DE102009009874A1

公开(公告)日：2009-09-10

申请号：DE102009009874

申请日：2009-02-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  SEIBT MARCO ,  KIRCHNER UWE ,  PEINHOPF WOLFGANG ,  TREU MICHAEL ,  SCHLOEGL ANDREAS ,  FELDVOSS MARIO

IPC: H01L23/48 ,  H01L23/28 ,  H01L25/16

Abstract: An electronic device and manufacturing thereof. One embodiment provides a semiconductor chip having a control electrode and a first load electrode on a first surface and a second load electrode on a second surface. A first lead is electrically coupled to the control electrode. A second lead is electrically coupled to the first load electrode. A third lead is electrically coupled to the first load electrode, the third lead being separate from the second lead. A fourth lead is electrically coupled to the second load electrode, the second and third leads being arranged between the first and fourth leads.