公开(公告)号：DE10120656C2

公开(公告)日：2003-07-10

申请号：DE10120656

申请日：2001-04-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHLOEGL ANDREAS ,  SCHMITT MARKUS ,  SCHULZE HANS-JOACHIM ,  VOSSEBUERGER MARKUS ,  WILLMEROTH ARMIN

IPC: H01L21/261 ,  H01L29/06 ,  H01L29/10 ,  H01L29/32 ,  H01L29/78

Abstract: The invention relates to a semiconductor component with enhanced avalanche resistance. At the nominal current of this semiconductor component, in the event of an avalanche the voltage applied between two electrodes is 6% or more above the static reverse voltage at the same temperature.

公开(公告)号：DE102009044641B4

公开(公告)日：2015-06-11

申请号：DE102009044641

申请日：2009-11-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER-BERG GEORG ,  SCHLOEGL ANDREAS

IPC: H01L23/48 ,  H01L21/60 ,  H01L25/07

Abstract: Einrichtung, umfassend: einen Halbleiterchip (10), der eine erste Elektrode (13) auf einer ersten Fläche (14) und eine zweite Elektrode (15) auf einer der ersten Fläche (14) gegenüberliegenden zweiten Fläche (16) umfasst, eine erste Metallfolie (11), die eine erste Fläche (20) und eine der ersten Fläche (20) gegenüberliegende zweite Fläche (21) aufweist, ein elektrisch isolierendes Material (25), das auf der ersten Fläche (20) der ersten Metallfolie (11) derart aufgebracht ist, dass eine Sektion (26) der ersten Fläche (20) freiliegt, um die das elektrisch isolierende Material (25) einen Rahmen bildet, wobei die erste Elektrode (13) des Halbleiterchips (10) auf elektrisch leitende Weise an der einen freiliegenden Sektion angebracht ist, ein elektrisch isolierendes Material (23), das auf der zweiten Fläche (21) der ersten Metallfolie (11) aufgebracht ist und eine Aussparung (24) aufweist, so dass ein Abschnitt der zweiten Fläche (21) exponiert ist, und eine zweite Metallfolie (12), die auf elektrisch leitende Weise an der zweiten Elektrode (15) des Halbleiterchips (10) angebracht ist, wobei das elektrisch isolierende Material (23, 25) durch eine Drucktechnik oder eine Folienlaminierung aufgebracht ist.

公开(公告)号：DE102014111420A1

公开(公告)日：2015-02-12

申请号：DE102014111420

申请日：2014-08-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WACHTER ULRICH ,  HUBER VERONIKA ,  KILGER THOMAS ,  OTREMBA RALF ,  STADLER BERND ,  MAIER DOMINIC ,  SCHIESS KLAUS ,  SCHLOEGL ANDREAS ,  WAHL UWE

IPC: H01L21/50 ,  H01L21/283 ,  H01L21/768 ,  H01L23/28 ,  H01L23/36 ,  H01L23/485 ,  H01L33/48

Abstract: Ein Halbleitergehäuse wird durch Bereitstellen eines Halbleiter-Nacktchips mit einem Anschluss an einer ersten Seite des Nacktchips, einem Bereitstellen eines Materials, das mit dem Nacktchip an einer gegenüberliegenden zweiten Seite des Nacktchips verbunden ist und einem solchen Einbetten des Nacktchips in eine Formmasse hergestellt, so dass der Nacktchip an allen Seiten, mit Ausnahme der ersten Seite, von der Formmasse bedeckt ist. Die Formmasse wird an einer Seite der Formmasse, benachbart zu der zweiten Seite des Nacktchips, gedünnt, um das Material an der zweiten Seite des Nacktchips freizulegen, ohne dabei die zweite Seite des Nacktchips freizulegen. Eine elektrische Verbindung wird mit dem Anschluss an der ersten Seite des Nacktchips ausgebildet. Im Fall eines Transistor-Nacktchips kann der Anschluss ein Source-Anschluss sein, und der Transistor-Nacktchip kann mit der Source nach unten an einem Metallblock wie einem Diepaddle eines Leiterrahmens angebracht sein.

公开(公告)号：DE10120656A1

公开(公告)日：2002-10-31

申请号：DE10120656

申请日：2001-04-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHLOEGL ANDREAS ,  SCHMITT MARKUS ,  SCHULZE HANS JOACHIM ,  VOSSEBUERGER MARKUS ,  WILLMEROTH ARMIN

IPC: H01L21/261 ,  H01L29/06 ,  H01L29/10 ,  H01L29/32 ,  H01L29/78

Abstract: Semiconductor element comprises a semiconductor body having electrodes (S, D) in which regions of one conducting type and regions of a further opposing conducting type are arranged in a drift zone (7) so that charge carrier compensation is produced in the region of the drift zone formed by these regions. The voltage between the electrodes in the case of an avalanche at the nominal current of the semiconductor component lies at around 6 % or more above the static blocking voltage at a current strength of approximately 10 micro-A/mm . Preferred Features: The regions of the conducting type have a higher doped region between two lower doped regions.

公开(公告)号：DE102014111420B4

公开(公告)日：2022-03-17

申请号：DE102014111420

申请日：2014-08-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WACHTER ULRICH ,  HUBER VERONIKA ,  KILGER THOMAS ,  OTREMBA RALF ,  STADLER BERND ,  MAIER DOMINIC ,  SCHIESS KLAUS ,  SCHLOEGL ANDREAS ,  WAHL UWE

IPC: H01L21/50 ,  H01L21/283 ,  H01L21/768 ,  H01L23/28 ,  H01L23/36 ,  H01L23/485 ,  H01L33/48

Abstract: Verfahren zur Herstellung eines Halbleitergehäuses, wobei das Verfahren umfasst:Bereitstellen eines Halbleiter-Nacktchips mit einem Anschluss an einer ersten Seite des Nacktchips;Plattieren einer Kupferschicht an einer der ersten Seite gegenüberliegenden zweiten Seite des Nacktchips, wobei das Plattieren auf Wafer-Ebene erfolgt;Einbetten des Nacktchips in eine Formmasse, so dass der Nacktchip an allen Seiten, mit Ausnahme der ersten Seite, von der Formmasse bedeckt ist;Dünnen der Formmasse an einer zu der zweiten Seite des Nacktchips benachbarten Seite der Formmasse, um die Kupferschicht an der zweiten Seite des Nacktchips freizulegen, ohne dabei die zweite Seite des Nacktchips freizulegen; undAusbilden einer elektrischen Verbindung mit dem Anschluss an der ersten Seite des Nacktchips.

公开(公告)号：DE102009009874B4

公开(公告)日：2014-05-15

申请号：DE102009009874

申请日：2009-02-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  SEIBT MARCO ,  KIRCHNER UWE ,  PEINHOPF WOLFGANG ,  TREU MICHAEL ,  SCHLOEGL ANDREAS ,  FELDVOSS MARIO

IPC: H01L23/48 ,  H01L23/28 ,  H01L23/49 ,  H01L23/495 ,  H01L25/16

Abstract: Bauelement (100–900), umfassend: einen Halbleiterchip (10) mit einer Steuerelektrode (11) und einer ersten Lastelektrode (12) auf einer ersten Oberfläche (13) und einer zweiten Lastelektrode (14) auf einer zweiten Oberfläche (15) gegenüber der ersten Oberfläche (13); einen Träger (22), über dem der Halbleiterchip (10) platziert ist, wobei die zweite Oberfläche (15) des Halbleiterchips (10) dem Träger (22) zugewandt ist; eine elektrisch an die Steuerelektrode (11) gekoppelte erste Zuleitung (16); eine elektrisch an die erste Lastelektrode (12) gekoppelte zweite Zuleitung (17); eine elektrisch an die erste Lastelektrode (12) gekoppelte dritte Zuleitung (18), wobei die dritte Zuleitung (18) von der zweiten Zuleitung (17) getrennt ist; und eine elektrisch an die zweite Lastelektrode (14) gekoppelte vierte Zuleitung (19), wobei die vierte Zuleitung (19) mit dem Träger (22) zusammenhängt, mindestens eine der zweiten und dritten Zuleitung (17, 18) zwischen der ersten und vierten Zuleitung (16, 19) angeordnet ist, mindestens ein Teil (23) der zweiten Zuleitung (17) zwischen der ersten Zuleitung (16) und dem Träger (22) angeordnet ist, und der Abstand zwischen der vierten Zuleitung (19) und der Zuleitung neben der vierten Zuleitung (19) größer ist als der jeweilige Abstand zwischen der ersten, zweiten und dritten Zuleitung (16, 17, 18).

公开(公告)号：DE102009044641A1

公开(公告)日：2010-09-09

申请号：DE102009044641

申请日：2009-11-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER-BERG GEORG ,  SCHLOEGL ANDREAS

IPC: H01L23/48 ,  H01L21/60 ,  H01L25/065

Abstract: Die Erfindung betrifft eine Einrichtung (100), mit einem Halbleiterchip (10), der eine erste Elektrode (13) auf einer ersten Fläche (14) und eine zweite Elektrode (15) auf einer der ersten Fläche (14) gegenüberliegenden zweiten Fläche (16) umfasst, einer ersten Metallfolie (11), die auf elektrisch leitende Weise an der ersten Elektrode (13) des Halbleiterchips (10) angebracht ist, und einer zweiten Metallfolie (12), die auf elektrisch leitende Weise an der zweiten Elektrode (15) des Halbleiterchips (10) angebracht ist.

公开(公告)号：DE102009009874A1

公开(公告)日：2009-09-10

申请号：DE102009009874

申请日：2009-02-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  SEIBT MARCO ,  KIRCHNER UWE ,  PEINHOPF WOLFGANG ,  TREU MICHAEL ,  SCHLOEGL ANDREAS ,  FELDVOSS MARIO

IPC: H01L23/48 ,  H01L23/28 ,  H01L25/16

Abstract: An electronic device and manufacturing thereof. One embodiment provides a semiconductor chip having a control electrode and a first load electrode on a first surface and a second load electrode on a second surface. A first lead is electrically coupled to the control electrode. A second lead is electrically coupled to the first load electrode. A third lead is electrically coupled to the first load electrode, the third lead being separate from the second lead. A fourth lead is electrically coupled to the second load electrode, the second and third leads being arranged between the first and fourth leads.

公开(公告)号：DE102010016517B4

公开(公告)日：2015-03-05

申请号：DE102010016517

申请日：2010-04-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FACHMANN CHRISTIAN ,  KIRCHNER UWE ,  LANDAU STEFAN ,  MAHLER JOACHIM ,  OTREMBA RALF ,  SCHLOEGL ANDREAS

IPC: H01L23/50 ,  H01L21/58 ,  H01L21/60 ,  H01L23/28 ,  H05K3/34 ,  H05K7/08

Abstract: Halbleiteranordnung mit einer Platine (60) und einem Halbleiterbauelement (20), das an der Platine (60) angebracht ist, wobei das Halbleiterbauelement (20) Folgendes aufweist: ein Substrat (22), das eine äußere Oberfläche des Halbleiterbauelements (20) und eine Chipinsel (24) aufweist; einen Chip (26), der an der Chipinsel (24) des Substrats (22) angebracht ist; und Kapselungsmaterial (28), das über dem Chip (26) und in einem Abschnitt des Substrats (22) angeordnet ist; wobei das Substrat (22) mehrere Kontaktpads (38) aufweist, die von der Chipinsel (24) in einem Abstand angeordnet sind, und wobei jedes der mehreren Kontaktpads (38) je einen Trägerhohlraum (50) und die Chipinsel (24) einen Hohlraum (30) auf der äußeren Oberfläche des Halbleiterbauelements (20) definieren, und wobei die Platine (60) Durchgangsöffnungen (66) definiert, die sich durch die Platine (60) erstrecken, und die zu den Trägerhohlräumen und dem Hohlraum (30) auf der äußeren Oberfläche des Halbleiterbauelements (20) ausgerichtet sind.

公开(公告)号：DE102010016517A1

公开(公告)日：2010-12-02

申请号：DE102010016517

申请日：2010-04-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FACHMANN CHRISTIAN ,  KIRCHNER UWE ,  LANDAU STEFAN ,  MAHLER JOACHIM ,  OTREMBA RALF ,  SCHLOEGL ANDREAS

IPC: H01L23/50 ,  H01L21/58 ,  H01L21/60 ,  H01L23/28

Abstract: Ein Halbleiterbauelement (20) enthält ein Substrat (22) mit einer Chipinsel (24), einem an der Chipinsel (24) angebrachten Chip (26) und einem auf dem Chip (26) und einem Teil der Chipinsel (24) abgeschiedenen Kapselungsmaterial (28). Die Chipinsel (24) enthält eine erste Hauptfläche (32), an der der Chip (26) gegenüber einer zweiten Hauptfläche (34) angebracht ist, wobei die zweite Hauptfläche (34) der Chipinsel (24) mindestens einen Hohlraum definiert.