公开(公告)号：DE102017113680A1

公开(公告)日：2017-12-28

申请号：DE102017113680

申请日：2017-06-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BRECH HELMUT ,  BIRNER ALBERT ,  ZIGLDRUM MATTHIAS ,  BRAUN MICHAELA ,  ROPOHL JAN

IPC: H01L29/78 ,  H01L23/58

Abstract: Bei einer Ausführungsform beinhaltet eine Halbleitervorrichtung ein Halbleitersubstrat mit einer vorderen Oberfläche, einen LDMOS-Transistor in der vorderen Oberfläche und eine Metallisierungsstruktur, die auf der vorderen Oberfläche angeordnet ist. Die Metallisierungsstruktur beinhaltet wenigstens einen Hohlraum, der in wenigstens einer dielektrischen Schicht angeordnet ist.

公开(公告)号：DE102005041322B4

公开(公告)日：2017-03-16

申请号：DE102005041322

申请日：2005-08-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIRLER FRANZ DR ,  PFIRSCH FRANK DR ,  ROPOHL JAN

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: Trenchtransistorstruktur mit – in einen Halbleiterkörper (2) von einer Oberfläche (3) aus reichenden und voneinander durch ein Mesagebiet (5) beabstandeten Trenches (4) eines Transistorfeldes (1); – einer im Mesagebiet (5) zur Aufnahme einer Sperrspannung ausgebildeten Driftzone (8) von einem ersten Leitfähigkeitstyp; – einem oberhalb der Driftzone (8) ausgebildeten Bodygebiet (6) von einem zum ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp mit an die Trenches (4) angrenzenden Sourcegebieten (7) vom ersten Leitfähigkeitstyp; – einem unterhalb der Driftzone (8) ausgebildeten Draingebiet (9) vom ersten Leitfähigkeitstyp; – einer in den Trenches (4) ausgebildeten und vom Mesagebiet (5) durch eine Gateisolationsstruktur (11) beabstandeten Gateelektrode (10) zur Steuerung der Leitfähigkeit von zwischen den Sourcegebieten (7) und der Driftzone (8) und an die Trenches (4) angrenzenden Kanalgebieten (12); – einer in den Trenches (4) angeordneten Feldelektrodenanordnung (13) mit wenigstens einer durch eine Isolationsstruktur (15) vom Mesagebiet (5) und der Gateelektrode (10) beabstandeten und elektrisch leitfähigen Feldelektrode (14a, 14b, 14c), – die Feldelektrodenanordnung (13) mit einer Halbleiterzonenanordnung (17), die aus wenigstens einer an die Oberfläche (3) reichenden Halbleiterzone (18a, 18b, 18c) vom zweiten Leitfähigkeitstyp gebildet ist und außerhalb des Transistorfeldes (1) in einem an die Driftzone (8) angrenzenden Halbleiterbereich (16) vom ersten Leitfähigkeitstyp ausgebildet ist, elektrisch verbunden ist, und zwischen einer Halbleiterzone (18a, 18b, 18c) der Halbleiterzonenanordnung (17) und entweder einer in Richtung zum Transistorfeld (1) benachbarten Halbleiterzone (18a, 18b, 18c) der Halbleiterzonenanordnung (17) oder dem Bodygebiet (6) des Transistorfeldes (1) eine an die Oberfläche (3) des Halbleiterkörpers (2) reichende Hilfszone (19) vom zweiten Leitfähigkeitstyp ausgebildet ist; – eine Dotierstoffkonzentration der Hilfszone (19) kleiner ist verglichen mit der Dotierstoffkonzentration der Halbleiterzonen (18a, 18b, 18c).

公开(公告)号：DE102004005774A1

公开(公告)日：2005-08-25

申请号：DE102004005774

申请日：2004-02-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HENNINGER RALF ,  HIRLER FRANZ ,  HILLER ULI ,  ROPOHL JAN

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/40 ,  H01L29/423 ,  H01L29/45 ,  H01L29/74 ,  H01L29/78 ,  H01L31/111

Abstract: A method for fabrication of gate electrodes in a field-plate (magnetoresistive) trench transistor (1) having one, or more, trenches (3) and mesa zones (8), involves applying a gate electrode layer (7) on to the cell field so that the gate electrode layer (7) within or above the trenches (3) has indentations or pockets, and then applying a mask layer (10) on to the cell field. The mask layer (10) is etched-back so that only within the indentations or pockets of the gate electrode layer (7) does the residual masking layer remain, and the gate electrode layer (7) is etched-back using the residual mask layer (10) as the etching mask so that only within/above the trenches (5) does the residual gate electrode layer remain. An independent claim is given for a magneto resistive trench transistor.

公开(公告)号：DE102005041322A1

公开(公告)日：2007-03-01

申请号：DE102005041322

申请日：2005-08-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIRLER FRANZ ,  PFIRSCH FRANK ,  ROPOHL JAN

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: The trench transistor structure has a field electrode array (13) in trenches (4). The field electrode array has a conductive link to an array (17) of semiconductor zones (18a-18c) in a semiconductor zone (16) adjacent to a drift zone (8) of the transistor field (1). On applying a gate voltage to the transistor structure, the field electrodes (14a-14c) are fixed on a potential from a semiconductor zone through a space charge zone (20a-20c) extending from the semiconductor zone.

公开(公告)号：DE102004005774B4

公开(公告)日：2006-09-28

申请号：DE102004005774

申请日：2004-02-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HENNINGER RALF ,  HIRLER FRANZ ,  HILLER ULI ,  ROPOHL JAN

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/40 ,  H01L29/423 ,  H01L29/45 ,  H01L29/74 ,  H01L29/78 ,  H01L31/111

Abstract: A method for fabrication of gate electrodes in a field-plate (magnetoresistive) trench transistor (1) having one, or more, trenches (3) and mesa zones (8), involves applying a gate electrode layer (7) on to the cell field so that the gate electrode layer (7) within or above the trenches (3) has indentations or pockets, and then applying a mask layer (10) on to the cell field. The mask layer (10) is etched-back so that only within the indentations or pockets of the gate electrode layer (7) does the residual masking layer remain, and the gate electrode layer (7) is etched-back using the residual mask layer (10) as the etching mask so that only within/above the trenches (5) does the residual gate electrode layer remain. An independent claim is given for a magneto resistive trench transistor.