公开(公告)号：KR20180021106A

公开(公告)日：2018-02-28

申请号：KR20187002082

申请日：2015-06-27

Applicant: INTEL CORP

Inventor： LE VAN H ,  DEWEY GILBERT ,  CHU KUNG BENJAMIN ,  AGRAWAL ASHISH ,  METZ MATTHEW V ,  RACHMADY WILLY ,  FRENCH MARC C ,  KAVALIEROS JACK T ,  RIOS RAFAEL ,  KIM SEIYON ,  SUNG SEUNG HOON ,  GARDNER SANAZ K ,  POWERS JAMES M ,  TAFT SHERRY R

IPC: H01L29/66 ,  H01L29/10 ,  H01L29/73 ,  H01L29/78

CPC classification number: H01L29/78 ,  H01L29/1054 ,  H01L29/66795 ,  H01L29/785

Abstract: 방법이기판상의접합영역들사이에디바이스의비-평면도전채널을형성하는단계 - 기판은그 채널밑에차단재료를포함하며, 차단재료는캐리어누설을억제하는성질을포함함 - ; 및그 채널상에게이트스택 - 게이트스택은유전체재료와게이트전극을포함함 - 을형성하는단계를포함한다. 방법이반도체기판상에버퍼재료 - 버퍼재료는기판과상이한격자구조를포함하는반도체재료를포함함 - 를형성하는단계; 버퍼재료상에차단재료 - 차단재료는캐리어누설을억제하는성질을포함함 - 를형성하는단계; 및기판상에트랜지스터디바이스를형성하는단계를포함한다. 장치가채널밑에차단재료 - 차단재료는캐리어누설을억제하는성질을포함함 - 를포함하는기판상에배치된채널을포함하는트랜지스터디바이스를포함하는, 기판상의비-평면멀티-게이트디바이스를포함한다.

Abstract translation: 所述方法包括以下步骤：在衬底上的结区之间形成器件的非平面导电沟道，所述衬底在所述沟道下方包括阻挡材料，并且所述阻挡材料包括抑制载流子泄漏的特性; 并且其中沟道上的栅极堆叠栅极堆叠包括电介质材料和栅极电极。 所述方法包括在半导体衬底上形成缓冲材料，所述缓冲材料包括含有不同于所述衬底的晶格结构的半导体材料; 在缓冲材料上形成阻挡材料，阻挡材料包括抑制载流子泄漏的特性; 并在衬底上形成晶体管器件。 所述衬底上的栅极器件包括晶体管器件，所述晶体管器件包括设置在衬底上的沟道，所述衬底包括在所述沟道下方包括阻挡材料的器件和所述阻挡材料， 。

公开(公告)号：DE102020105127A1

公开(公告)日：2020-10-01

申请号：DE102020105127

申请日：2020-02-27

Applicant: INTEL CORP

Inventor： KEECH RYAN ,  CHU-KUNG BENJAMIN ,  RAFIQUE SUBRINA ,  MERRILL DEVIN ,  AGRAWAL ASHISH ,  KENNEL HAROLD ,  CAO YANG ,  BASU DIPANJAN ,  TORRES JESSICA ,  MURTHY ANAND

IPC: H01L27/085 ,  G06F3/00 ,  H01L29/43 ,  H01L29/775

Abstract: Es werden integrierten Schaltkreisstrukturen beschrieben, die Source- oder Drain-Strukturen und Germanium-N-Kanäle aufweisen. Bei einem Beispiel umfasst eine integrierte Schaltkreisstruktur eine Finne, die einen unteren Finnenabschnitt und einen oberen Finnenabschnitt aufweist, wobei der obere Finnenabschnitt Germanium enthält. Über dem oberen Finnenabschnitt der Finne befindet sich ein Gate-Stapel. Eine erste Source- oder Drain-Struktur weist eine epitaktische Struktur auf, die auf einer ersten Seite des Gate-Stapels in die Finne eingebettet ist. Eine zweite Source- oder Drain-Struktur weist eine epitaktische Struktur auf, die auf einer zweiten Seite des Gate-Stapels in die Finne eingebettet ist. Jede epitaktische Struktur weist eine erste Halbleiterschicht in einem Kontakt mit dem oberen Finnenabschnitt und eine zweite Halbleiterschicht auf der ersten Halbleiterschicht auf. Die erste Halbleiterschicht umfasst Silicium, Germanium und Phosphor und die zweite Halbleiterschicht umfasst Silicium und Phosphor.

公开(公告)号：DE102020129192A1

公开(公告)日：2021-07-01

申请号：DE102020129192

申请日：2020-11-05

Applicant: INTEL CORP

Inventor： DEWEY GILBERT ,  KEECH RYAN ,  BOMBERGER CORY ,  HUANG CHENG-YING ,  AGRAWAL ASHISH ,  RACHMADY WILLY ,  MURTHY ANAND

IPC: H01L21/336 ,  H01L27/06 ,  H01L21/768 ,  H01L29/78 ,  H01L29/786

Abstract: Eine Vorrichtung beinhaltet eine Vorrichtungsebene mit einer Metallisierungsstruktur, die mit einer Halbleitervorrichtung gekoppelt ist, und einen Transistor oberhalb der Vorrichtungsebene. Der Transistor weist einen Körper einschließlich eines Gruppe-III-V- oder Gruppe-IV-Einkristallhalbleitermaterials, eine Source-Struktur auf einem ersten Teil des Körpers und eine Drain-Struktur auf einem zweiten Teil des Körpers auf, wobei die Source-Struktur von der Drain-Struktur getrennt ist. Der Transistor beinhaltet eine Gate-Struktur einschließlich eines ersten Gate-Struktur-Teils in einer Vertiefung in dem Körper und eines zweiten Gate-Struktur-Teils zwischen der Source-Struktur und der Drain-Struktur. Ein Source-Kontakt ist mit der Source-Struktur gekoppelt und der Drain-Kontakt ist mit der Drain-Struktur gekoppelt. Der Source-Kontakt befindet sich in Kontakt mit der Metallisierungsstruktur in der Vorrichtungsebene.

公开(公告)号：DE112015007226T5

公开(公告)日：2018-09-13

申请号：DE112015007226

申请日：2015-12-23

Applicant: INTEL CORP

Inventor： LE VAN H ,  DEWEY GILBERT ,  RIOS RAFAEL ,  KAVALIEROS JACK T ,  RADOSAVLJEVIC MARKO ,  MILLARD KENT E ,  FRENCH MARC C ,  AGRAWAL ASHISH ,  CHU-KUNG BENJAMIN ,  ARCH RYAN E

IPC: H01L27/12 ,  H01L21/336 ,  H01L29/78

Abstract: Ausführungsformen der Erfindung weisen nicht-planare InGaZnO (IGZO)-Transistoren und Verfahren zum Ausbilden solcher Vorrichtungen auf. In einer Ausführungsform kann der IGZO-Transistor ein Substrat und ein Source- und ein Draingebiet, die über dem Substrat ausgebildet sind, aufweisen. Gemäß einer Ausführungsform kann eine IGZO-Schicht oberhalb des Substrats ausgebildet sein und kann elektrisch mit dem Sourcegebiet und dem Draingebiet gekoppelt sein. Weitere Ausführungsformen weisen eine Gateelektrode auf, die von der IGZO-Schicht durch ein Gatedielektrikum getrennt ist. In einer Ausführungsform berührt das Gatedielektrikum mehr als eine Oberfläche der IGZO-Schicht. In einer Ausführungsform ist der IGZO-Transistor ein FinFET-Transistor. In einer anderen Ausführungsform ist der IGZO-Transistor ein Nanodraht- oder Nanoband-Transistor. Ausführungsformen der Erfindung können auch einen nicht-planaren IGZO-Transistor aufweisen, der im Back-End-Of-Line (BEOL)-Stapel eines Chips mit integrierter Schaltung ausgebildet ist.

公开(公告)号：DE112015007227T5

公开(公告)日：2018-09-13

申请号：DE112015007227

申请日：2015-12-24

Applicant: INTEL CORP

Inventor： RACHMADY WILLY ,  METZ MATTHEW V ,  CHU-KUNG BENJAMIN ,  LE VAN H ,  DEWEY GILBERT ,  AGRAWAL ASHISH ,  KAVALIEROS JACK T

IPC: H01L29/872

Abstract: Eine Einrichtung, aufweisend ein Substrat; eine Transistorvorrichtung auf dem Substrat, die einen Kanal und eine Source und einen Drain, die zwischen dem Kanal angeordnet sind, und einen mit der Source gekoppelten Sourcekontakt und einen mit dem Drain gekoppelten Drainkontakt aufweist; wobei die Source und der Drain jeweils eine Zusammensetzung aufweisen, die an einer Grenzfläche zum Kanal eine Germaniumkonzentration aufweist, die größer als eine Germaniumkonzentration an einer Verbindungsstelle mit dem Sourcekontakt ist. Ein Verfahren, umfassend: Definieren eines Bereichs auf einem Substrat für eine Transistorvorrichtung; Ausbilden einer Source und eines Drains, die jeweils eine Grenzfläche zum Kanal aufweisen; und Ausbilden eines Kontakts mit der Source oder dem Drain, wobei eine Zusammensetzung sowohl der Source als auch des Drains an einer Grenzfläche zum Kanal eine Germaniumkonzentration aufweist, die größer als eine Konzentration an einer Verbindungsstelle mit dem Kontakt ist.