公开(公告)号：DE112018006793T5

公开(公告)日：2020-11-12

申请号：DE112018006793

申请日：2018-12-08

Applicant: INTEL CORP

Inventor： AL-RAWI ASMA ,  ARDANAZ FREDERICO ,  EASTEP JONATHAN M ,  GUPTA NIKHIL ,  VARMA ANKUSH ,  SISTLA KRISHNAKANTH V ,  STEINER IAN M

IPC: G06F1/32 ,  G06F9/50

Abstract: Verschiedene Ausführungsformen weisen das Priorisieren von Frequenzzuteilungen in Rechenvorrichtungen mit Wärme- oder Energiebegrenzung auf. Computerelementen können „Gewichtungen“ basierend auf ihren Prioritäten zugewiesen werden. Die Computerelemente mit höheren Gewichtungen können höhere Frequenzzuteilungen erhalten, um zu gewährleisten, dass sie bei der Verarbeitung schneller Priorität erhalten. Die Computerelemente mit geringeren Gewichtungen können geringere Frequenzzuteilungen erhalten und eine Verlangsamung bei ihrer Verarbeitung erfahren. Elemente mit derselben Gewichtung können zum Zweck der Frequenzzuteilung zueinander gruppiert werden.

公开(公告)号：DE112019005604T5

公开(公告)日：2021-09-09

申请号：DE112019005604

申请日：2019-04-16

Applicant: INTEL CORP

Inventor： HAGHIGHAT MOHAMMED R ,  DOSHI KSHITIJ ,  HERDRICH ANDREW J ,  MOHAN ANUP ,  IYER RAVISHANKAR R ,  SUN MINGQIU ,  BHUYAN KRISHNA ,  GOH TECK JOO ,  KUMAR MOHAN J ,  PRINKE MICHAEL ,  LEMAY MICHAEL ,  PELED LEEOR ,  TSAI JR-SHIAN ,  DURHAM DAVID M ,  CHAMBERLAIN JEFFREY D ,  SUKHOMLINOV VADIM A ,  DAHLEN ERIC J ,  BAGHSORKHI SARA ,  SANE HARSHAD ,  MELIK-ADAMYAN AREG ,  SAHITA RAVI ,  BABOKIN DMITRY YURIEVICH ,  STEINER IAN M ,  BACHMUTSKY ALEXANDER ,  RAO ANIL ,  ZHANG MINGWEI ,  JAIN NILESH K ,  FIROOZSHAHIAN AMIN ,  PATEL BAIJU V ,  HUANG WENYONG ,  RAGHURAM YELURI

IPC: G06F9/50

Abstract: Ausführungsformen von Systemen, Geräten und Verfahren stellen Benutzern, zum Beispiel Computerentwicklern und Cloud-Service-Anbietern (CSPs), verbesserte Function-as-a-Service (FaaS) bereit. Ein Rechensystem, das dazu konfiguriert ist, solche verbesserte Function-as-a-Service bereitzustellen, beinhaltet ein oder mehrere Steuerarchitektursubsysteme, Software und Orchestrierungssubsysteme, Netzwerk- und Lagerungssubsysteme und Sicherheitssubsysteme. Das Rechensystem führt Funktionen als Reaktion auf Ereignisse aus, die von den Benutzern in einer Ausführungsumgebung ausgelöst werden, die von den Architektursubsystemen bereitgestellt wird, die eine Abstraktion des Ausführungsmanagements darstellen und die Benutzer von der Bürde des Managements der Ausführung abschirmen. Die Software- und Orchestrierungssubsysteme ordnen Rechenressourcen für die Funktionsausführung zu, indem sie intelligent Container für einen Funktionscode mit verringerter Instanziierungslatenz und gesteigerter Ausführungsskalierbarkeit hochlaufen und herunterlaufen lassen, während sie gesicherte Ausführung beibehalten. Außerdem ermöglicht es das Rechensystem Kunden, mit einer feinen Abrechnung bis hinunter zu Millisekunden Inkrementen, nur zu bezahlen, wenn ihr Code ausgeführt wird.

公开(公告)号：DE112017006568T5

公开(公告)日：2019-10-10

申请号：DE112017006568

申请日：2017-02-24

Applicant: INTEL CORP

Inventor： SRINIVASAN VASUDEVAN ,  SISTLA KRISHNAKANTH V ,  GOUGH COREY D ,  STEINER IAN M ,  GUPTA NIKHIL ,  GARG VIVEK ,  VARMA ANKUSH ,  VORA SUJAL A ,  LERNER DAVID P ,  SULLIVAN JOSEPH M ,  GURUMOORTHY NAGASUBRAMANIAN ,  BOWHILL WILLIAM J ,  RAMAMURTHY VENKATESH ,  MACNAMARA CHRIS ,  BROWNE JOHN J ,  DAS RIPAN

IPC: G06F1/32 ,  G06F1/08 ,  G06F9/50

Abstract: Eine Verarbeitungsvorrichtung umfasst eine Vielzahl von Verarbeitungskernen, ein Steuerregister, das mit einem ersten Verarbeitungskern der Vielzahl von Verarbeitungskernen assoziiert ist, um einen ersten Basistaktfrequenzwert zu speichern, auf dem der erste Verarbeitungskern zu laufen hat, und eine Energieverwaltungsschaltung, um eine Basistaktfrequenzanforderung zu empfangen, die einen zweiten Basistaktfrequenzwert umfasst, den zweiten Basistaktfrequenzwert in dem Steuerregister zu speichern, um zu bewirken, dass der erste Verarbeitungskern auf dem zweiten Basistaktfrequenzwert läuft, und den zweiten Basistaktfrequenzwert auf einer Hardware-Schnittstelle zu exponieren, die mit der Energieverwaltungsschaltung assoziiert ist.

公开(公告)号：DE112013005081T5

公开(公告)日：2015-07-02

申请号：DE112013005081

申请日：2013-06-27

Applicant: INTEL CORP

Inventor： STEINER IAN M ,  SISTLA KRISHNAKANTH V ,  GARG VIVEK ,  POIRIER CHRIS ,  VARMA ANKUSH ,  ROWLAND MARTIN T

IPC: G06F9/38 ,  G06F1/32 ,  G06F9/46

Abstract: In einer Ausführungsform enthält ein Prozessor einen Kern, um Anweisungen auszuführen, eine ”Uncore”-Logik, die an den Kern gekoppelt ist, und einen Leistungs-Controller, um ein Leistungsaufnahmeniveau zu steuern. Der Leistungs-Controller ist dafür ausgelegt, ein Aktivitätsniveau des Prozessors zu bestimmen und in Reaktion auf dieses Niveau eine Anforderung für eine Kommunikation mit einem zweiten Prozessor, der an den Prozessor gekoppelt ist, zu erzeugen, um eine Frequenzkoordination zwischen den Prozessoren anzufordern. Es sind weitere Ausführungsformen beschrieben und beansprucht.

公开(公告)号：DE112020001586T5

公开(公告)日：2022-03-03

申请号：DE112020001586

申请日：2020-03-18

Applicant: INTEL CORP

Inventor： JAMBUR SATHYANARAYANA KRISHNAMURTHY ,  VALENTINE ROBERT ,  GENDLER ALEXANDER ,  ZOBEL SHMUEL ,  BERGER GAVRI ,  STEINER IAN M ,  GUPTA NIKHIL ,  HADAS EYAL ,  HACHAMO EDO ,  SUBRAMANIAN SUMESH

IPC: G06F1/3234

Abstract: Bei einer Ausführungsform beinhaltet ein Prozessor eine Stromschutzsteuervorrichtung zum: Empfangen von Anweisungsbreiteninformationen und Anweisungstypinformationen, die mit einer oder mehreren Anweisungen assoziiert sind, die in einer Anweisungswarteschlange gespeichert sind, vor der Ausführung der einen oder der mehreren Anweisungen durch eine Ausführungsschaltung; Bestimmen eines Leistungslizenzniveaus für den Kern basierend auf den entsprechenden Anweisungsbreiteninformationen und den Anweisungstypinformationen; Erzeugen einer Anforderung für eine Lizenz für den Kern, die dem Leistungslizenzniveau entspricht; und Kommunizieren der Anforderung zu einer Leistungssteuervorrichtung, wenn die eine oder mehreren Anweisungen nicht spekulativ sind, und Aufschieben der Kommunikation der Anforderung, wenn mindestens eine der einen oder mehreren Anweisungen spekulativ ist. Andere Ausführungsformen sind beschrieben und werden beansprucht.

公开(公告)号：GB2520850A

公开(公告)日：2015-06-03

申请号：GB201500359

申请日：2013-06-06

Applicant: INTEL CORP

Inventor： BHANDARU MALINI K ,  BACE MATTHEW M ,  BROWN A LEONARD ,  STEINER IAN M ,  GARG VIVEK ,  DEHAEMER ERIC J ,  BOBHOLZ SCOTT P

IPC: G06F11/34 ,  G06F1/32

Abstract: A processor is described that includes a processing core and a plurality of counters for the processing core. The plurality of counters are to count a first value and a second value for each of multiple threads supported by the processing core. The first value reflects a number of cycles at which a non sleep state has been requested for the first value's corresponding thread, and, a second value that reflects a number of cycles at which a non sleep state and a highest performance state has been requested for the second value's corresponding thread. The first value's corresponding thread and the second value's corresponding thread being a same thread.