中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

7 records (took 0.024 seconds)

    Skalarprodukt-Multiplkatormechanismus
    1.
    发明专利
    Skalarprodukt-Multiplkatormechanismus 未知

    公开(公告)号：DE102020128220A1

    公开(公告)日：2021-05-20

    申请号：DE102020128220

    申请日：2020-10-27

    Applicant: INTEL CORP

    Inventor： MATHEW NEVIN ,  MARWAHA SHUBRA ,  GARG ASHUTOSH

    IPC: G06F7/44

    Abstract: Eine Vorrichtung zur Erleichterung von Matrixmultiplikationsoperationen. Die Vorrichtung umfasst eine Multiplikationshardware zum Betrieb in einem Skalarprodukt-Modus, wobei eine Multiplizierstufe, die in der Multiplikationshardware enthalten ist, als ein Skalarprodukt einer Zahl von Bitvektoren (N) konfiguriert ist, um NxN-Multiplikationsoperationen an mehreren Multiplikanden durchzuführen und um Additionsoperationen an Ergebnissen der NxN-Multiplikationsoperationen durchzuführen.

    Anweisung und Logik für systolisches Skalarprodukt mit Akkumulation
    2.
    发明专利
    Anweisung und Logik für systolisches Skalarprodukt mit Akkumulation 未知

    公开(公告)号：DE102019101118A1

    公开(公告)日：2019-10-24

    申请号：DE102019101118

    申请日：2019-01-17

    Applicant: INTEL CORP

    Inventor： GARG ASHUTOSH ,  GURRAM CHANDRA S ,  LUEH GUEI-YUAN ,  PARRA JORGE E ,  GU JUNJIE ,  TRIFUNOVIC KONRAD ,  MACPHERSON MIKE B ,  SHAH SHUBH B ,  MARWAHA SHUBRA ,  JUNKINS STEPHEN ,  MAIYURAN SUBRAMANIAM ,  PAL SUPRATIM ,  BAUER TIMOTHY R ,  GEORGE VARGHESE ,  CHEN WEIYU ,  LIAO HONG BIN

    IPC: G06F9/38

    Abstract: Die hierin beschriebenen Ausführungsformen stellen bereit, dass eine Anweisung und die zugeordnete Logik GPGPU-Programmcode ermöglichen, auf Spezial-Hardwarelogik zuzugreifen, um Skalarproduktoperationen zu beschleunigen. Eine Ausführungsform stellt eine Grafikverarbeitungseinheit bereit, die eine Abrufeinheit zum Abrufen einer Anweisung zur Ausführung und eine Entschlüsselungseinheit zum Entschlüsseln der Anweisung in eine entschlüsselte Anweisung umfasst. Die entschlüsselte Anweisung ist ein Matrixanweisung, um die Grafikprozessoreinheit zu veranlassen, eine parallele Skalarproduktoperation durchzuführen. Die GPGPU umfasst auch eine systolische Skalarprodukteinheit zum Ausführen der entschlüsselten Anweisung in einer oder mehreren SIMD-Spuren unter Verwendung mehrerer systolischer Schichten, wobei zum Ausführen der entschlüsselten Anweisung ein auf einer ersten systolischen Schicht berechnetes Skalarprodukt an eine zweite systolische Schicht ausgegeben werden soll, wobei jede systolische Schicht einen oder mehrere Sätze von miteinander verbundenen Multiplizierern und Addierern umfasst, wobei jeder Satz von Multiplizierern und Addierern dazu dient, ein Skalarprodukt zu erzeugen.

    5.
    发明专利
    未知

    公开(公告)号：ES2996958T3

    公开(公告)日：2025-02-13

    申请号：ES21192702

    申请日：2020-03-14

    Applicant: INTEL CORP

    Inventor： MAIYURAN SUBRAMANIAM ,  MARWAHA SHUBRA ,  GARG ASHUTOSH ,  PAL SUPRATIM ,  PARRA JORGE ,  GURRAM CHANDRA ,  GEORGE VARGHESE ,  STARKEY DARIN ,  LUEH GUEI-YUAN

    IPC: G06F9/38 ,  G06F9/30

    Abstract: Se describen procesadores gráficos y unidades de procesamiento gráfico que tienen instrucciones de acumulación de producto de punto para un formato de punto flotante híbrido. En una realización, una unidad de procesamiento gráfico comprende: un multiprocesador de instrucción única, subproceso múltiple (SIMT). El multiprocesador SIMT comprende: una caché de instrucciones; una memoria compartida acoplada con la caché de instrucciones; y circuitos acoplados con la memoria compartida y la caché de instrucciones. Los circuitos incluyen: múltiples unidades de textura; un primer núcleo que incluye hardware para acelerar las operaciones de matriz; y un segundo núcleo. El segundo núcleo está configurado para: recibir una instrucción que tiene múltiples operandos en un formato de número bfloat16, BF16, en donde los múltiples operandos incluyen un primer operando de origen, un segundo operando de origen y un tercer operando de origen, y el formato de número BF16 es un formato de punto flotante de dieciséis bits que tiene un exponente de ocho bits; y procesar la instrucción, en donde procesar la instrucción incluye multiplicar el segundo operando de origen por el tercer operando de origen y agregar un primer operando de origen a un resultado de la multiplicación. (Traducción automática con Google Translate, sin valor legal)

Patent Agency Ranking