中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

8 records (took 0.019 seconds)

    VERBESSERTE STROMMESSUNG FÜR INTEGRIERTE SCHALTUNGSANORDNUNGEN
    1.
    发明专利
    VERBESSERTE STROMMESSUNG FÜR INTEGRIERTE SCHALTUNGSANORDNUNGEN 未知

    公开(公告)号：DE112018002242T5

    公开(公告)日：2020-01-09

    申请号：DE112018002242

    申请日：2018-04-25

    Applicant: MICROCHIP TECH INC

    Inventor： DIX GREGORY ,  DEVAL PHILIPPE

    IPC: G05F3/26 ,  G01R19/00 ,  H01L29/78

    Abstract: Eine integrierte Schaltungsanordnung zum Steuern und Messen von elektrischem Strom wird bereitgestellt. Die integrierte Schaltungsanordnung weist eine Haupttransistoranordnung auf, die zum Steuern eines Hauptstroms konfiguriert ist, und eine Vielzahl von Messtransistoranordnungen, die zum Steuern eines kombinierten Messstroms konfiguriert sind. Die Haupttransistoranordnung und die Vielzahl von Messtransistoranordnungen sind mit einem gemeinsamen Gate-Knoten verbunden. Der Einschaltwiderstand der Haupttransistoranordnung ist niedriger als ein kombinierter Einschaltwiderstand der Vielzahl von Messtransistoranordnungen. Die Messtransistoranordnungen sind über zumindest einen Abschnitt der integrierten Schaltung verteilt, um einen Einfluss von zumindest einer lokalen Eigenschaft der integrierten Schaltungsanordnung auf den kombinierten Messstrom zu reduzieren.

    VERTIKALER FELDEFFEKTTRANSISTOR MIT FRONTSEITIGEN SOURCE- UND DRAIN-KONTAKTEN
    2.
    发明专利
    VERTIKALER FELDEFFEKTTRANSISTOR MIT FRONTSEITIGEN SOURCE- UND DRAIN-KONTAKTEN 未知

    公开(公告)号：DE112017005931T5

    公开(公告)日：2019-08-08

    申请号：DE112017005931

    申请日：2017-11-22

    Applicant: MICROCHIP TECH INC

    Inventor： DIX GREGORY ,  SHUMATE JINA ,  PETERSON ERIC ,  NAYAK RAJESH

    IPC: H01L29/78 ,  H01L29/417 ,  H01L29/423

    Abstract: Eine integrierte Schaltung (IC) -Struktur kann eine oder mehrere auf Graben basierte Halbleitervorrichtungen, z. B. Feldeffekttransistoren (Trench-FETs), mit einem vorderseitigen Drain-Kontakt enthalten. Jede Halbleiteranordnung kann eine Epitaxieschicht, einen dotierten Source-Bereich in der Epitaxieschicht, einen mit dem Source-Bereich gekoppelten vorderseitigen Source-Kontakt, ein in einem Graben in der Epitaxieschicht ausgebildetes Poly-Gate und einen sich durch den Poly-Gate-Graben erstreckenden und vom Poly-Gate isolierten vorderseitigen Drain-Kontakt umfassen. Die Anordnung kann einen Driftbereich vom Schnittpunkt der Oberfläche des Poly-Gates / des unteren Source-Bereichs zum vorderseitigen Drain-Kontakt definieren. Der Driftbereich kann sich innerhalb der Epitaxieschicht befinden, ohne sich in ein darunter liegendes Grundsubstrat oder eine Übergangsschicht zu erstrecken. Die Tiefe des vorderseitigen Drain-Kontakts kann gewählt werden, um die Durchbruchspannung der jeweiligen Anordnung zu beeinflussen. Zusätzlich können die vorderseitigen Drain-Kontakte ermöglichen, dass die IC-Struktur flip-chipmontiert oder gepackt wird.

    UNTER VERWENDUNG EINER OXIDDECKSCHICHT ALS TFR-ÄTZHARTMASKE IN EINER INTEGRIERTEN SCHALTUNGSVORRICHTUNG AUSGEBILDETER DÜNNFILMWIDERSTAND (TFR)
    3.
    发明专利
    UNTER VERWENDUNG EINER OXIDDECKSCHICHT ALS TFR-ÄTZHARTMASKE IN EINER INTEGRIERTEN SCHALTUNGSVORRICHTUNG AUSGEBILDETER DÜNNFILMWIDERSTAND (TFR) 未知

    公开(公告)号：DE112020006829T5

    公开(公告)日：2022-12-15

    申请号：DE112020006829

    申请日：2020-12-03

    Applicant: MICROCHIP TECH INC

    Inventor： FEST PAUL ,  DIX GREGORY ,  WILLIAMS JACOB ,  KAUFMAN JOSH

    IPC: H01L27/08 ,  H01L21/822 ,  H01L49/02

    Abstract: Es wird ein Verfahren zum Ausbilden eines Dünnschichtwiderstands (TFR) in einer integrierten Schaltungs- (IC-) Vorrichtung bereitgestellt. Ein TFR-Film wird über einer IC-Struktur, die IC-Elemente und IC-Elementkontakte beinhaltet, ausgebildet und getempert. Über dem TFR-Film wird eine Oxiddeckschicht ausgebildet, die während eines TFR-Ätzens des TFR-Films als Hartmaske wirkt, um ein TFR-Element zu definieren, was die Verwendung einer Fotomaske eliminieren und dadurch das Entfernen von Fotomaskenpolymer nach dem Ätzen eliminieren kann. TFR-Kantenabstandshalter können über Seitenkanten des TFR-Elements ausgebildet werden, um solche TFR-Elementkanten zu isolieren. TFR-Kontaktöffnungen werden in die Oxiddeckschicht über dem TFR-Element geätzt, und eine Metallschicht wird über der IC-Struktur ausgebildet und erstreckt sich in die TFR-Kontaktöffnungen, um Metallkontakte zu den IC-Elementkontakten und dem TFR-Element auszubilden.

    MOS FIELD -EFFECT TRANSISTOR AND METHOD OF MAKING THE SAME
    5.
    发明申请
    MOS FIELD -EFFECT TRANSISTOR AND METHOD OF MAKING THE SAME 审中-公开
    MOS场效应晶体管及其制造方法

    公开(公告)号：WO2012068201A3

    公开(公告)日：2012-08-16

    申请号：PCT/US2011060912

    申请日：2011-11-16

    Applicant: MICROCHIP TECH INC ,  BRAITHWAITE ROHAN S ,  DIX GREGORY

    Inventor： BRAITHWAITE ROHAN S ,  DIX GREGORY

    IPC: H01L29/78 ,  H01L21/336 ,  H01L29/08

    CPC classification number: H01L29/0865 ,  H01L29/086 ,  H01L29/0869 ,  H01L29/0878 ,  H01L29/66689 ,  H01L29/7816

    Abstract: A method for manufacturing a Power Metal - Oxide - Semiconductor Field-Effect-Transistor (MOSFET) has the steps of: implanting a base region (150) of the Power MOSFET within an epitaxial layer (130) of a semiconductor chip comprising an insulated gate structure (180), implanting a source link region (162) on one side of the gate through a first mask (180, 210) defining a first window, wherein the first mask is partially formed by an edge of the gate structure, the source link extending from a surface into the epitaxial layer and having a width defined by the first window, subsequently forming a spacer (230) extending from the edge of the gate (structure) which defines the first window and forming a second mask (230, 240) which is partially formed by the spacer, and implanting a source region (160) through the second mask.

    Abstract translation: 一种用于制造功率金属氧化物半导体场效应晶体管（MOSFET）的方法具有以下步骤：将功率MOSFET的基极区域（150）注入到包括绝缘栅极的半导体芯片的外延层（130）内 结构（180），通过限定第一窗口的第一掩模（180,210）在栅极的一侧上注入源极连接区域（162），其中第一掩模部分地由栅极结构的边缘形成，源极 从表面延伸到外延层并且具有由第一窗口限定的宽度的连接件，随后形成从限定第一窗口的门（结构）的边缘延伸并形成第二掩模（230,240）的间隔物（230） ），其通过所述间隔件部分地形成，并且通过所述第二掩模注入源区域（160）。

    VERTICAL DMOS FIELD -EFFECT TRANSISTOR AND METHOD OF MAKING THE SAME
    6.
    发明申请
    VERTICAL DMOS FIELD -EFFECT TRANSISTOR AND METHOD OF MAKING THE SAME 审中-公开
    垂直DMOS场效应晶体管及其制作方法

    公开(公告)号：WO2012068207A3

    公开(公告)日：2012-07-05

    申请号：PCT/US2011060918

    申请日：2011-11-16

    Applicant: MICROCHIP TECH INC ,  DIX GREGORY ,  JACKSON DANIEL

    Inventor： DIX GREGORY ,  JACKSON DANIEL

    IPC: H01L29/78 ,  G06F15/78 ,  H01L29/10

    CPC classification number: H01L29/42372 ,  H01L29/1045 ,  H01L29/1095 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/66712 ,  H01L29/7802 ,  H01L29/7809

    Abstract: A vertical diffused metal oxide semiconductor (DMOS) field-effect transistor (FET), has a cell structure with a substrate (115); an epitaxial layer or well (110) of the first conductivity type on the substrate; first and second base regions (120, 125) of the second conductivity type arranged within the epitaxial layer or well and spaced apart by a predefined distance; first and second source regions (130) of a first conductivity type arranged within the first and second base region, respectively; a gate structure (140,145) insulated from the epitaxial layer or well by an insulation layer and arranged above the region between the first and second base regions and covering at least partly the first and second base region, wherein the gate structure comprises first (140) and second (145) gates being spaced apart wherein each gate covers a respective portion of the base region.

    Abstract translation: 垂直扩散金属氧化物半导体（DMOS）场效应晶体管（FET）具有带有衬底的单元结构（115）; 在衬底上的第一导电类型的外延层或阱（110）; 第二导电类型的第一和第二基极区域（120,125）布置在外延层或阱内并间隔开预定距离; 分别布置在第一和第二基极区域内的第一导电类型的第一和第二源极区域（130） 栅极结构（140,145），其通过绝缘层与所述外延层或阱绝缘，并且布置在所述第一和第二基极区域之间的区域上方并且至少部分地覆盖所述第一和第二基极区域，其中所述栅极结构包括第一（140） 和第二（145）栅极间隔开，其中每个栅极覆盖基极区域的相应部分。

    METHOD FOR MANUFACTURING A MOS-FIELD EFFECT TRANSISTOR
    7.
    发明申请
    METHOD FOR MANUFACTURING A MOS-FIELD EFFECT TRANSISTOR 审中-公开
    制造MOS场效应晶体管的方法

    公开(公告)号：WO2012068206A3

    公开(公告)日：2012-11-08

    申请号：PCT/US2011060917

    申请日：2011-11-16

    Applicant: MICROCHIP TECH INC ,  BRAITHWAITE ROHAN S ,  DIX GREGORY ,  KLINE HAROLD

    Inventor： BRAITHWAITE ROHAN S ,  DIX GREGORY ,  KLINE HAROLD

    IPC: H01L29/78 ,  H01L29/66

    CPC classification number: H01L29/66712 ,  H01L21/26586 ,  H01L29/1095 ,  H01L29/66681 ,  H01L29/7802 ,  H01L29/7816

    Abstract: A method for manufacturing a Metal-Oxide-Semiconductor Field-Effect-Transistor (MOSFET) has the step of implanting a base region of said MOSFET within an epitaxial layer of a semiconductor chip comprising an insulated gate structure used as a masking element, wherein the implant beam is angled with respect to a vertical axis of the semiconductor chip such that the base region extends sufficiently under the gate to form a Power-MOSFET.

    Abstract translation: 一种用于制造金属氧化物半导体场效应晶体管（MOSFET）的方法具有以下步骤：将所述MOSFET的基极区域注入到包括用作掩蔽元件的绝缘栅极结构的半导体芯片的外延层内，其中所述 注入束相对于半导体芯片的垂直轴成角度，使得基极区在栅极下方充分延伸以形成功率MOSFET。

Patent Agency Ranking