中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

20 records (took 0.023 seconds)

    1.
    发明专利
    未知

    公开(公告)号：AT540460T

    公开(公告)日：2012-01-15

    申请号：AT08851188

    申请日：2008-11-21

    Applicant: MICROCHIP TECH INC

    Inventor： DEVAL PHILIPPE ,  BESSEUX PATRICK ,  YACH RANDY

    IPC: H02H9/04 ,  H01L27/02

    Abstract: Adaptive electrostatic discharge (ESD) protection of a device interface has very good ESD robustness when it is handled or when installed into or removed from a system. And has robust immunity to DPI, electromagnetic interference (EMI) and the like, when it is operational in a system. There is a significant capacitive coupling between the drain and gate of a ESD protection metal oxide semiconductor (MOS) device to enhance ESD protection and lower snap back voltage thereof whenever there is no (or a low level) DPI on the external connection to be protected. Whereupon when a significant DPI/EMI signal is detected on the external connection, the capacitive coupling between the drain and gate of the MOS ESD protection device is disconnected, bypassed or attenuated so that DPI/EMI immunity of the device is enhanced.

    VERBESSERTE STROMMESSUNG FÜR INTEGRIERTE SCHALTUNGSANORDNUNGEN
    2.
    发明专利
    VERBESSERTE STROMMESSUNG FÜR INTEGRIERTE SCHALTUNGSANORDNUNGEN 未知

    公开(公告)号：DE112018002242T5

    公开(公告)日：2020-01-09

    申请号：DE112018002242

    申请日：2018-04-25

    Applicant: MICROCHIP TECH INC

    Inventor： DIX GREGORY ,  DEVAL PHILIPPE

    IPC: G05F3/26 ,  G01R19/00 ,  H01L29/78

    Abstract: Eine integrierte Schaltungsanordnung zum Steuern und Messen von elektrischem Strom wird bereitgestellt. Die integrierte Schaltungsanordnung weist eine Haupttransistoranordnung auf, die zum Steuern eines Hauptstroms konfiguriert ist, und eine Vielzahl von Messtransistoranordnungen, die zum Steuern eines kombinierten Messstroms konfiguriert sind. Die Haupttransistoranordnung und die Vielzahl von Messtransistoranordnungen sind mit einem gemeinsamen Gate-Knoten verbunden. Der Einschaltwiderstand der Haupttransistoranordnung ist niedriger als ein kombinierter Einschaltwiderstand der Vielzahl von Messtransistoranordnungen. Die Messtransistoranordnungen sind über zumindest einen Abschnitt der integrierten Schaltung verteilt, um einen Einfluss von zumindest einer lokalen Eigenschaft der integrierten Schaltungsanordnung auf den kombinierten Messstrom zu reduzieren.

    3.
    发明专利
    未知

    公开(公告)号：DE602004017602D1

    公开(公告)日：2008-12-18

    申请号：DE602004017602

    申请日：2004-06-07

    Applicant: MICROCHIP TECH INC

    Inventor： DEVAL PHILIPPE ,  KAYAL MAHER ,  VAUCHER FABIEN

    IPC: H03F3/45

    Abstract: An electronic amplifier circuit comprising an operational amplifier circuit, such as a two-stage operational amplifier circuit, in tandem with a operational transconductance amplifier. The electronic amplifier circuit has high open-loop gain and high gain-bandwidth while maintaining stability over a wide range of operating parameters.

    2-PHASE GAIN CALIBRATION AND SCALING SCHEME FOR SWITCHED CAPACITOR SIGMA-DELTA MODULATOR
    4.
    发明申请
    2-PHASE GAIN CALIBRATION AND SCALING SCHEME FOR SWITCHED CAPACITOR SIGMA-DELTA MODULATOR 审中-公开
    开关电容器SIGMA-DELTA调制器的2相增益校准和调整方案

    公开(公告)号：WO2011008928A3

    公开(公告)日：2011-03-10

    申请号：PCT/US2010042096

    申请日：2010-07-15

    Applicant: MICROCHIP TECH INC ,  DEVAL PHILIPPE ,  QUIQUEMPOIX VINCENT

    Inventor： DEVAL PHILIPPE ,  QUIQUEMPOIX VINCENT

    IPC: H03M3/00 ,  H03M1/06

    CPC classification number: H03M1/0663 ,  H03M1/0665 ,  H03M3/422 ,  H03M3/456 ,  H03M3/464

    Abstract: A sigma-delta modulator may have a plurality of capacitor pairs, a plurality of switches to couple any pair of capacitors from the plurality of capacitor pairs selectively to an input signal or a reference signal, and a control unit operable to control sampling through the switches to perform a charge transfer in two phases wherein any pair of capacitors can be selected to be assigned to the input signal or the reference signal, and wherein after a plurality of charge transfers a gain error cancellation is performed by rotating the capacitor pairs cyclically such that after a rotation cycle, each capacitor pair has been assigned a first predetermined number of times to the input signal, and has also been assigned a second predetermined number of times to the reference signal.

    Abstract translation: Σ-Δ调制器可以具有多个电容器对，多个开关，用于将来自多个电容器对的任何一对电容器选择性地耦合到输入信号或参考信号;以及控制单元，用于控制通过开关 以执行两阶段的电荷转移，其中可以选择任何一对电容器分配给输入信号或参考信号，并且其中在多个电荷转移之后，通过循环地旋转电容器对来执行增益误差消除，使得 在旋转周期之后，每个电容器对已经被分配给输入信号的第一预定次数，并且还被分配了第二预定次数到参考信号。

    Procedimiento y aparato de adición de una señal aleatoria en convertidores de analógico a digital sigma-delta multibit
    6.
    发明专利
    Procedimiento y aparato de adición de una señal aleatoria en convertidores de analógico a digital sigma-delta multibit 未知

    公开(公告)号：ES2617852T3

    公开(公告)日：2017-06-20

    申请号：ES09741546

    申请日：2009-10-22

    Applicant: MICROCHIP TECH INC

    Inventor： DEVAL PHILIPPE ,  QUIQUEMPOIX VINCENT ,  BARRETO ALEXANDRE

    IPC: H03M3/00

    Abstract: Un aparato para la reducción de tonos de reposo indeseados mediante la adición de una señal aleatoria de un cuantificador de resolución variable de un convertidor de analógico a digital (ADC) sigma-delta multibit, que comprende: un modulador sigma-delta de M bits, en el que M>1, que comprende un convertidor (114) de digital a analógico (DAC) de M bits, un circuito (118) de suma de tensión analógica que recibe una señal de entrada analógica y que es operativo para añadir una señal de salida del DAC (114) de M bits a la señal de entrada analógica, un filtro (116) en lazo analógico acoplado a la salida del circuito (118) de suma de tensión analógica que genera una suma filtrada de la salida del circuito de suma de tensión analógica, caracterizado por un cuantificador (626, 628, 630) de resolución variable que recibe la suma filtrada del filtro en lazo analógico y que genera señales de salida en una secuencia, un codificador (632) acoplado al cuantificador (626, 628, 630) de resolución variable, en el que el codificador (632) convierte la señal de salida respectiva del cuantificador (626, 628, 630) de resolución variable en unas representaciones binarias respectivas de M bits del mismo y la representación binaria respectiva de M bits se aplica al DAC (114) de M bits, y un generador (222) de secuencia aleatoria acoplado al cuantificador (626, 628, 630) de resolución variable en el que el generador (222) de secuencia aleatoria genera una pluralidad de números N(n) aleatorios en una secuencia, en la que N(n) son números enteros aleatorios y en la que 2<>=N(n)<>=nniv, en la que nniv es una resolución máxima predefinida, mediante lo que se determina una resolución del cuantificador (626, 628, 630) de resolución variable por uno respectivo de la pluralidad de números N(n) aleatorios para cada muestra de tensión analógica respectiva tomada desde la señal de entrada analógica; una referencia de tensión acoplada al cuantificador (626, 628, 630) de resolución variable; y un filtro (108) digital acoplado al codificador (632) y que recibe la representación binaria de M bits desde el mismo.

    LDO-Spannungsreglerschaltung mit zwei Eingängen
    8.
    发明专利
    LDO-Spannungsreglerschaltung mit zwei Eingängen 未知

    公开(公告)号：DE112019003896T5

    公开(公告)日：2021-04-15

    申请号：DE112019003896

    申请日：2019-08-01

    Applicant: MICROCHIP TECH INC

    Inventor： DEVAL PHILIPPE

    IPC: G05F1/59

    Abstract: Ein Low Drop-Out (LDO) weist Spannungseingänge zum Empfangen von Einspeisungen von Spannungsquellen auf. Der LDO-Spannungsregler weist einen geregelten Spannungsausgang, Sperrdioden und eine Schaltung auf, die ausgebildet ist, um Leckverluste von einem ersten Spannungseingang mit einer ersten Sperrdiode zu blockieren, wenn der erste Spannungseingang kleiner als der geregelte Spannungsausgang ist, und um den geregelten Spannungsausgang von dem ersten Spannungseingang und einem zweiten Spannungseingang bereitzustellen.

Patent Agency Ranking