公开(公告)号：FR3002813A1

公开(公告)日：2014-09-05

申请号：FR1351827

申请日：2013-03-01

Applicant: ST MICROELECTRONICS SA ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： MORAND YVES ,  WACQUEZ ROMAIN ,  GRENOUILLET LAURENT ,  LE TIEC YANNICK ,  VINET MAUD

IPC: H01L21/335 ,  H01L29/772

Abstract: L'invention concerne un procédé de fabrication d'un transistor MOS à ailette à partir d'une structure de type SOI comportant une couche semiconductrice (101) sur une couche d'oxyde de silicium (103) revêtant un support semiconducteur (105), ce procédé comprenant les étapes suivantes : a) former, depuis la surface de la couche semiconductrice (101), au moins une tranchée délimitant au moins une ailette (107) dans la couche semiconductrice (101) et s'étendant jusqu'à la surface du support semiconducteur (105) ; b) graver les flancs d'une partie de la couche d'oxyde de silicium (103) située sous l'ailette (107) de façon à former au moins un renfoncement sous l'ailette ; et c) remplir le renfoncement d'un matériau (209) gravable sélectivement par rapport à l'oxyde de silicium.

公开(公告)号：FR3002813B1

公开(公告)日：2016-08-05

申请号：FR1351827

申请日：2013-03-01

Applicant: ST MICROELECTRONICS SA ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： MORAND YVES ,  WACQUEZ ROMAIN ,  GRENOUILLET LAURENT ,  LE TIEC YANNICK ,  VINET MAUD

IPC: H01L21/335 ,  H01L29/772

公开(公告)号：FR3074604A1

公开(公告)日：2019-06-07

申请号：FR1761692

申请日：2017-12-06

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： NOEL JEAN-PHILIPPE ,  BOHER NOEMIE ,  WACQUEZ ROMAIN

IPC: G11C11/41 ,  G06F12/14

Abstract: Dispositif de mémoire statique à accès aléatoire comprenant une matrice mémoire dotée d'au moins une colonne (COL1) formée d'une pluralité de cellules (C11, CN1) mémoires SRAM, le dispositif étant doté d'un circuit d'effacement rapide de la mémoire configuré pour consécutivement à une réception d'un signal d'effacement (ERASE), connecter entre elles une première ligne de bit (BLT) et une deuxième ligne de bit (BLF) partagée par les cellules de ladite colonne.

公开(公告)号：FR3051600B1

公开(公告)日：2018-12-07

申请号：FR1654544

申请日：2016-05-20

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： WACQUEZ ROMAIN ,  FOURNIER JACQUES ,  REITA CARLO

IPC: H01L29/772 ,  H04L9/32

公开(公告)号：FR3064395B1

公开(公告)日：2021-12-10

申请号：FR1752398

申请日：2017-03-23

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  UNIV AIX MARSEILLE ,  CENTRE NAT RECH SCIENT

Inventor： BOCQUET MARC ,  KRAKOVINSKY ALEXIS ,  COIGNUS JEAN ,  DELLA MARCA VINCENZO ,  PORTAL JEAN-MICHEL ,  WACQUEZ ROMAIN

IPC: G11C7/20 ,  G11C11/21 ,  H01L21/64

Abstract: L'invention concerne un procédé de formage (100) d'une cellule mémoire non volatile destiné à faire commuter ladite cellule mémoire (10) d'un état non-formé à un état formé, ladite cellule mémoire comprenant un empilement ordonné d'une électrode inférieure (12), d'une couche de matériau isolant (13) et d'une électrode supérieure (11). Ce procédé de formage comporte une opération de claquage (130) dans laquelle au moins un tir laser est émis vers la couche de matériau isolant (13) pour rendre ladite couche de matériau isolant active en la faisant passer d'un état fortement résistant (état HRS) à un état faiblement résistant (état LRS), la cellule mémoire étant formée lorsque la couche de matériau isolant est active. L'invention concerne également une cellule mémoire non volatile (10) dont la couche de matériau isolant (1 3) est rendue active par le procédé de formage ci-dessus.

公开(公告)号：FR2995134B1

公开(公告)日：2015-12-18

申请号：FR1258263

申请日：2012-09-05

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： GRENOUILLET LAURENT ,  VINET MAUD ,  WACQUEZ ROMAIN

IPC: H01L21/302 ,  B82Y30/00 ,  B82Y40/00 ,  H01L21/308 ,  H01L21/335 ,  H01L31/0232

公开(公告)号：FR2953991B1

公开(公告)日：2012-01-06

申请号：FR0905975

申请日：2009-12-10

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： WACQUEZ ROMAIN ,  CONSTANCIAS CHRISTOPHE ,  CORONEL PHILIPPE

IPC: H01L21/56 ,  B05D3/06 ,  B05D7/22 ,  B32B27/16

公开(公告)号：FR3153673A1

公开(公告)日：2025-04-04

申请号：FR2310361

申请日：2023-09-28

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： VALEA EMANUELE ,  WACQUEZ ROMAIN

IPC: G06F7/544 ,  H04L9/28

Abstract: L’invention concerne un circuit numérique (10) pour calculer un produit scalaire entre deux vecteurs et . Le circuit numérique comporte un multiplieur (11), un accumulateur (12) comportant au moins un additionneur (13) et un registre (14), ainsi qu’un circuit de contrôle (15) de l’accumulateur. A un coup d’horloge d’indice , le multiplieur est configuré pour calculer le résultat de la multiplication , et l’accumulateur est configuré pour additionner avec la valeur courante du registre. Le résultat de l’addition est ensuite mémorisé dans le registre. Le circuit de contrôle est configuré pour contrôler l’accumulateur de sorte à effectuer l’addition de façon approximative pour au moins une addition parmi les additions du calcul du produit scalaire. Le circuit numérique est notamment destiné à être utilisé dans un dispositif électronique mettant en œuvre un algorithme cryptographique basé sur une technologie d’ « apprentissage avec erreurs » (LWE). Figure pour l’abrégé : Fig. 1

公开(公告)号：FR3015768A1

公开(公告)日：2015-06-26

申请号：FR1363419

申请日：2013-12-23

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： MAITREJEAN SYLVAIN ,  REBOH SHAY ,  WACQUEZ ROMAIN

IPC: H01L21/02 ,  H01L21/324 ,  H01L21/762

Abstract: Procédé de modification de l'état de contrainte d'un bloc de matériau semi-conducteur comprenant des étapes : - d'amorphisation d'une région inférieure (12a, 22a, 32a) d'un bloc de matériau semi-conducteur reposant sur un substrat tandis que la structure cristalline d'une région inférieure (12b, 22b, 32b) du bloc et en contact avec la région supérieure est conservée, - de recuit de fluage selon un budget thermique adapté pour permettre le fluage de la région inférieure (12b, 22b, 32b) sans recristalliser le matériau de cette région inférieure, - de recuit de recristallisation de la région inférieure (12b, 22b, 32b).

公开(公告)号：FR3074604B1

公开(公告)日：2020-01-03

申请号：FR1761692

申请日：2017-12-06

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： NOEL JEAN-PHILIPPE ,  BOHER NOEMIE ,  WACQUEZ ROMAIN

IPC: G11C11/41 ,  G06F12/14

Abstract: Dispositif de mémoire statique à accès aléatoire comprenant une matrice mémoire dotée d'au moins une colonne (COL1) formée d'une pluralité de cellules (C11, CN1) mémoires SRAM, le dispositif étant doté d'un circuit d'effacement rapide de la mémoire configuré pour consécutivement à une réception d'un signal d'effacement (ERASE), connecter entre elles une première ligne de bit (BLT) et une deuxième ligne de bit (BLF) partagée par les cellules de ladite colonne.