公开(公告)号：EP1304734A3

公开(公告)日：2010-01-27

申请号：EP02292537.4

申请日：2002-10-15

Applicant: STMicroelectronics S.A.

Inventor： Marty, Michel ,  Leverd, François ,  Coronel, Philippe ,  Torres, Joaquin

IPC: H01L21/764 ,  H01L21/762

CPC classification number: H01L21/76229 ,  H01L21/764

Abstract: Il s'agit d'une tranchée d'isolement creusée dans un substrat semi-conducteur (1) comportant des flancs (2) et un fond (3). Sur les flancs (2) sont rapportés des espaceurs (7) en vis à vis, ils visent à créer un canal (14) réduit entre les flancs (2). Le fond (3) et les espaceurs (7) sont tapissés d'un matériau électriquement isolant (8) délimitant une cavité vide fermée (9).
Application à la fabrication de circuits intégrés.

Abstract translation: 在包含一些壁（2）和底部（3）的半导体衬底（1）中的中空绝缘沟槽包括一些在壁上相对地构成的间隔物（7），以在壁之间形成小的通道（14） 。 间隔件和底部覆盖有限定封闭的空腔（9）的电绝缘材料（8）。 <？>独立权利要求也包括在内：（a）包含这种绝缘沟槽的集成电路; （b）在半导体衬底中制造这种绝缘沟槽的方法。

公开(公告)号：EP0887861B1

公开(公告)日：2005-10-26

申请号：EP98401561.0

申请日：1998-06-25

Applicant: STMicroelectronics S.A. ,  FRANCE TELECOM

Inventor： Jaouen, Hervé ,  Marty, Michel

IPC: H01L23/64

CPC classification number: H01L23/48 ,  H01F17/0006 ,  H01L23/645 ,  H01L24/73 ,  H01L2224/16225 ,  H01L2924/01004 ,  H01L2924/01033 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/15165 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2924/16195 ,  H01L2924/19103 ,  H01L2924/19104 ,  H01L2924/30107

公开(公告)号：EP1132955A1

公开(公告)日：2001-09-12

申请号：EP01400507.8

申请日：2001-02-28

Applicant: STMicroelectronics S.A.

Inventor： Chantre, Alain ,  Marty, Michel ,  Baudry, Hélène

IPC: H01L21/331

CPC classification number: H01L29/66242

Abstract: Le procédé consiste à former successivement sur une région de base d'un substrat semi-conducteur une couche de poly Ge ou poly SiGe, une couche d'arrêt de gravure sur une zone choisie de la couche de Ge ou SiGe, une couche de poly Si de même type de conductivité que la région de base, puis une couche externe de matériau diélectrique, à graver les couches en s'arrêtant sur la couche d'arrêt, pour former une ébauche de fenêtre d'émetteur, éliminer le film d'arrêt et éliminer sélectivement la couche de Ge ou SiGe dans l'ébauche de fenêtre d'émetteur pour former une fenêtre d'émetteur et former un émetteur en poly Si de type de conductivité opposé à la région de base dans la fenêtre.
Application aux technologies BiCMOS.

公开(公告)号：EP0962967B1

公开(公告)日：2007-03-14

申请号：EP99401338.1

申请日：1999-06-03

Applicant: STMicroelectronics S.A. ,  COMMISSARIAT A L'ENERGIE ATOMIQUE ,  FRANCE TELECOM

Inventor： Marty, Michel ,  Chantre, Alain ,  Schwartzmann, Thierry

IPC: H01L21/331 ,  H01L29/737 ,  H01L29/08

CPC classification number: H01L29/66242 ,  H01L29/0826 ,  H01L29/7378

公开(公告)号：EP1475830A2

公开(公告)日：2004-11-10

申请号：EP04300255.9

申请日：2004-04-30

Applicant: STMicroelectronics S.A.

Inventor： Marty, Michel ,  Martinet, Bertrand ,  Fellous, Cyril

IPC: H01L21/331

CPC classification number: H01L29/66287 ,  H01L29/66242

Abstract: L'invention concerne un procédé de fabrication d'un transistor bipolaire, comportant les étapes suivantes :

former, sur un substrat (1), un premier semiconducteur (2) ;
déposer une couche d'encapsulation (3) gravable par rapport au premier semiconducteur ;
former un bloc sacrificiel au niveau de la jonction base-émetteur ;
découvrir le premier semiconducteur (2) autour d'espaceurs (6-1) formés autour dudit bloc ;
former un deuxième semiconducteur (7) puis un troisième semiconducteur gravable par rapport au deuxième semi-conducteur, à la couche d'encapsulation et aux espaceurs, la somme des épaisseurs du deuxième semiconducteur et de la couche sacrificielle étant égale à la somme des épaisseurs de la couche d'encapsulation et dudit bloc ;
éliminer ledit bloc et la couche d'encapsulation ;
déposer un quatrième semiconducteur (9) ;
éliminer le troisième semiconducteur ; et
graver une couche isolante (11) pour la maintenir sur les parois de l'émetteur et entre celui-ci et le deuxième semiconducteur.

Abstract translation: 该方法包括在铺设在基层（2）上的封装层上形成用作发射极窗口的牺牲块。 牺牲层铺设在基底接触层（7）上。 层（7）和牺牲层的厚度之和等于封装层和封装层的厚度之和。 去除块和封装层并铺设发射极层（9）。 牺牲层被去除。 牺牲块形成在基极 - 发射极结的水平面上。

公开(公告)号：EP1304734A2

公开(公告)日：2003-04-23

申请号：EP02292537.4

申请日：2002-10-15

Applicant: STMicroelectronics S.A.

Inventor： Marty, Michel ,  Leverd, François ,  Coronel, Philippe ,  Torres, Joaquin

IPC: H01L21/764 ,  H01L21/762

CPC classification number: H01L21/76229 ,  H01L21/764

Abstract: Il s'agit d'une tranchée d'isolement creusée dans un substrat semi-conducteur (1) comportant des flancs (2) et un fond (3). Sur les flancs (2) sont rapportés des espaceurs (7) en vis à vis, ils visent à créer un canal (14) réduit entre les flancs (2). Le fond (3) et les espaceurs (7) sont tapissés d'un matériau électriquement isolant (8) délimitant une cavité vide fermée (9).
Application à la fabrication de circuits intégrés.

公开(公告)号：EP0962985A1

公开(公告)日：1999-12-08

申请号：EP99401339.9

申请日：1999-06-03

Applicant: STMicroelectronics S.A. ,  COMMISSARIAT A L'ENERGIE ATOMIQUE ,  FRANCE TELECOM

Inventor： Marty, Michel ,  Chantre, Alain ,  Regolini, Jorge

IPC: H01L29/10 ,  H01L29/737 ,  H01L21/331

CPC classification number: H01L29/66242 ,  H01L29/0826 ,  H01L29/1004 ,  H01L29/7378

Abstract: Le transistor bipolaire vertical comprend une base à hétérojonction SiGe formée d'un empilement (8) de couches de silicium et de silicium-germanium reposant sur une couche initiale (17) de nitrure de silicium s'étendant sur une région d'isolement latéral (5) entourant la partie supérieure du collecteur intrinsèque (4), ainsi que sur la surface du collecteur intrinsèque (4) située à l'intérieur d'une fenêtre ménagée dans la couche initiale de nitrure de silicium (17).

Abstract translation: 该双极晶体管包括异质结的硅 - 锗的基部（BE）。 碱是在块与横向隔离的区域上的硅和硅 - 锗 - 到氮化硅扩散的初始层（17）的层（8）（5）。 内部集电器（4）被封闭并且位于氮化硅层中的窗口内。 该制造工艺包括二氧化硅层的半导体构成的块上的生长。 然后氮化硅的层（氮化硅）沉积，以及蚀刻直到二氧化硅的层。 化学工艺用于在窗口内除去二氧化硅的层的一部分。 氮化硅层的厚度为约300埃，并没有二氧化硅约200埃的。

公开(公告)号：EP1087424B1

公开(公告)日：2006-01-11

申请号：EP00402612.6

申请日：2000-09-21

Applicant: STMicroelectronics S.A.

Inventor： Chantre, Alain ,  Marty, Michel ,  Baudry, Hélène

IPC: H01L21/00 ,  H01L21/22 ,  H01L29/732 ,  H01L21/331

CPC classification number: H01L29/66242 ,  H01L29/66272

公开(公告)号：EP0962966A1

公开(公告)日：1999-12-08

申请号：EP99401337.3

申请日：1999-06-03

Applicant: STMicroelectronics S.A. ,  COMMISSARIAT A L'ENERGIE ATOMIQUE ,  FRANCE TELECOM

Inventor： Chantre, Alain ,  Marty, Michel ,  Dutartre, Didier ,  Monroy, Augustin ,  Laurens, Michel ,  Guette, Francois

IPC: H01L21/331 ,  H01L29/737 ,  H01L29/08

CPC classification number: H01L29/66242 ,  H01L29/0826 ,  H01L29/7378

Abstract: Le collecteur intrinsèque (4) est épitaxié sur une couche de collecteur extrinsèque (2) enterrée dans un substrat semiconducteur (1). Une région d'isolement latéral (5) entoure la partie supérieure du collecteur intrinsèque et on réalise un puits de collecteur extrinsèque déporté (60). On réalise une base à hétérojonction SiGe (8) située au-dessus du collecteur intrinsèque et de la région d'isolement latéral à partir d'une épitaxie non sélective, et on réalise un émetteur dopé in situ (11) par une épitaxie sur une fenêtre prédéterminée (80) de la surface de la base située au dessus du collecteur intrinsèque de façon à obtenir au moins au-dessus de ladite fenêtre une région d'émetteur formée de silicium monocristallin et directement en contact avec le silicium de la base.

Abstract translation: 垂直双极晶体管制造方法包括与硅锗异质结基底的上层直接接触的单晶硅发射极区的外延。 垂直双极晶体管的制造包括：（a）在掩埋在半导体衬底（1）中的外在集电极层上形成本征集电极（4）; （b）在本征收集器的上部周围形成侧向绝缘区域（5）和偏移的外在收集阱（60）; （c）通过包含硅锗层的多层（8）的非选择性外延形成在本征集电极（4）和侧绝缘区（5）之上形成硅锗异质结基底; 和（e）通过在位于本征收集器上方的多层表面的窗口上外延形成原位掺杂的发射体，以在窗口上方获得与多层的上层直接接触的单晶硅发射极区域 （8）。 对于通过上述方法制造的垂直双极晶体管，还包括独立权利要求。

公开(公告)号：EP0898187B1

公开(公告)日：2006-12-20

申请号：EP98401560.2

申请日：1998-06-25

Applicant: STMicroelectronics S.A. ,  FRANCE TELECOM

Inventor： Jaouen, Hervé ,  Marty, Michel

IPC: G02B6/42

CPC classification number: G02B6/4212 ,  G02B6/4248 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/00