公开(公告)号：CN103303859A

公开(公告)日：2013-09-18

申请号：CN201310076476.9

申请日：2013-03-11

Applicant: 马库伯公司

Inventor： 桑德希尔·S·希瑞达拉莫尔希 ,  提-希斯·特伦斯·李 ,  阿里·J·拉斯特加尔 ,  姆谷拉尔·斯唐库 ,  肖·查理斯·杨

IPC: B81C1/00

CPC classification number: B81C1/00801 ,  B81B3/0013 ,  B81B3/0086 ,  B81B7/0022 ,  B81B7/0064 ,  B81B2203/0163 ,  B81B2207/094 ,  B81C1/00238 ,  B81C2201/0132 ,  B81C2201/05 ,  B81C2203/0735 ,  H01L27/0688

Abstract: 一种用于制造集成MEMS-CMOS装置的方法，该方法使用微制造处理，该微制造处理通过在CMOS的顶部焊接机械结构晶片且使用诸如深反应离子蚀刻（DRIE）的等离子体蚀刻处理来蚀刻机械层，在传统CMOS结构的顶部实现移动机械结构（MEMS）。在蚀刻机械层的过程中，直接连接到机械层的CMOS装置暴露于等离子体。这有时导致对CMOS电路的永久损坏，且称为等离子体诱发损坏（PID）。本发明的目的是防止或降低该PID且通过接地并为CMOS电路提供替代路径来保护底层CMOS电路，直到MEMS层完全被蚀刻。

公开(公告)号：CN106395733B

公开(公告)日：2018-09-07

申请号：CN201510465602.9

申请日：2015-07-31

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 任鹏

IPC: B81C1/00 ,  H01L21/768

CPC classification number: B81C1/00801 ,  B81C2201/0154 ,  B81C2201/05 ,  B81C2203/0778 ,  H01L21/67063 ,  H01L21/6715 ,  H01L21/687 ,  H01L21/76861 ,  H01L21/76873 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/02 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/02317 ,  H01L2224/02372 ,  H01L2224/02381 ,  H01L2224/13024

Abstract: 一种半导体结构的形成方法，包括：提供半导体衬底，半导体衬底包括第一表面和相对的第二表面，半导体衬底的第一表面具有焊盘；沿半导体衬底的第二表面刻蚀所述半导体衬底，在半导体衬底中形成暴露焊盘的通孔；在所述通孔内以及通孔外的种子层表面部分形成再布线金属层；进行浸润步骤，向种子层和再布线金属层的表面喷吐稀释液，使得通孔内保留部分稀释液；进行浸润步骤后，进行化学刻蚀步骤，向种子层和再布线金属层表面喷吐刻蚀溶液，刻蚀去除再布线金属层两侧的半导体衬底第二表面上的部分厚度的种子层；重复进行浸润步骤和化学刻蚀步骤。本发明方法防止通孔内的再布线金属层被蚀穿。

公开(公告)号：CN106698330A

公开(公告)日：2017-05-24

申请号：CN201611139921.1

申请日：2013-03-11

Applicant: 矽立科技有限公司

Inventor： 桑德希尔·S·希瑞达拉莫尔希 ,  提-希斯·特伦斯·李 ,  阿里·J·拉斯特加尔 ,  姆谷拉尔·斯唐库 ,  肖·查理斯·杨

IPC: B81C1/00 ,  B81B3/00 ,  H01L27/06

CPC classification number: B81C1/00801 ,  B81B3/0013 ,  B81B3/0086 ,  B81B7/0022 ,  B81B7/0064 ,  B81B2203/0163 ,  B81B2207/094 ,  B81C1/00238 ,  B81C2201/0132 ,  B81C2201/05 ,  B81C2203/0735 ,  H01L27/0688

Abstract: 一种用于制造集成MEMS‑CMOS装置的方法，该方法使用微制造处理，该微制造处理通过在CMOS的顶部焊接机械结构晶片且使用诸如深反应离子蚀刻(DRIE)的等离子体蚀刻处理来蚀刻机械层，在传统CMOS结构的顶部实现移动机械结构(MEMS)。在蚀刻机械层的过程中，直接连接到机械层的CMOS装置暴露于等离子体。这有时导致对CMOS电路的永久损坏，且称为等离子体诱发损坏(PID)。本发明的目的是防止或降低该PID且通过接地并为CMOS电路提供替代路径来保护底层CMOS电路，直到MEMS层完全被蚀刻。

公开(公告)号：CN106395733A

公开(公告)日：2017-02-15

申请号：CN201510465602.9

申请日：2015-07-31

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 任鹏

IPC: B81C1/00 ,  H01L21/768

CPC classification number: B81C1/00801 ,  B81C2201/0154 ,  B81C2201/05 ,  B81C2203/0778 ,  H01L21/67063 ,  H01L21/6715 ,  H01L21/687 ,  H01L21/76861 ,  H01L21/76873 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/02 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/02317 ,  H01L2224/02372 ,  H01L2224/02381 ,  H01L2224/13024

Abstract: 一种半导体结构的形成方法，包括：提供半导体衬底，半导体衬底包括第一表面和相对的第二表面，半导体衬底的第一表面具有焊盘；沿半导体衬底的第二表面刻蚀所述半导体衬底，在半导体衬底中形成暴露焊盘的通孔；在所述通孔内以及通孔外的种子层表面部分形成再布线金属层；进行浸润步骤，向种子层和再布线金属层的表面喷吐稀释液，使得通孔内保留部分稀释液；进行浸润步骤后，进行化学刻蚀步骤，向种子层和再布线金属层表面喷吐刻蚀溶液，刻蚀去除再布线金属层两侧的半导体衬底第二表面上的部分厚度的种子层；重复进行浸润步骤和化学刻蚀步骤。本发明方法防止通孔内的再布线金属层被蚀穿。

公开(公告)号：CN107867672A

公开(公告)日：2018-04-03

申请号：CN201710867433.0

申请日：2017-09-22

Applicant: 英飞凌科技股份有限公司

Inventor： J·马勒 ,  D·迈尔 ,  D·波尔沃尔 ,  A·西格尔

IPC: B81C1/00

CPC classification number: B81C1/00047 ,  B81C1/00666 ,  B81C2201/0125 ,  B81C2201/013 ,  B81C2203/0118 ,  B81C2203/0127 ,  B81C1/0065 ,  B81C2201/05

Abstract: 一种用于制作电子器件的方法包括：提供半导体晶片；在所述半导体晶片中形成多个空腔；将稳定化材料填充到所述空腔中；通过将盖片施加在所述半导体晶片上来制作临时面板，所述盖片覆盖所述空腔；将所述临时面板单个化地分割成多个半导体器件；通过将所述半导体器件嵌入包封材料中来制作嵌入式晶片；将每一个半导体器件的所述盖片去除；以及将所述嵌入式晶片单个化地分割成多个电子器件。

公开(公告)号：CN103303859B

公开(公告)日：2017-01-18

申请号：CN201310076476.9

申请日：2013-03-11

Applicant: 矽立科技有限公司

Inventor： 桑德希尔·S·希瑞达拉莫尔希 ,  提-希斯·特伦斯·李 ,  阿里·J·拉斯特加尔 ,  姆谷拉尔·斯唐库 ,  肖·查理斯·杨

IPC: B81C1/00

CPC classification number: B81C1/00801 ,  B81B3/0013 ,  B81B3/0086 ,  B81B7/0022 ,  B81B7/0064 ,  B81B2203/0163 ,  B81B2207/094 ,  B81C1/00238 ,  B81C2201/0132 ,  B81C2201/05 ,  B81C2203/0735 ,  H01L27/0688

Abstract: 一种用于制造集成MEMS-CMOS装置的方法，该方法使用微制造处理，该微制造处理通过在CMOS的顶部焊接机械结构晶片且使用诸如深反应离子蚀刻（DRIE）的等离子体蚀刻处理来蚀刻机械层，在传统CMOS结构的顶部实现移动机械结构（MEMS）。在蚀刻机械层的过程中，直接连接到机械层的CMOS装置暴露于等离子体。这有时导致对CMOS电路的永久损坏，且称为等离子体诱发损坏（PID）。本发明的目的是防止或降低该PID且通过接地并为CMOS电路提供替代路径来保护底层CMOS电路，直到MEMS层完全被蚀刻。

公开(公告)号：US09718682B2

公开(公告)日：2017-08-01

申请号：US15222006

申请日：2016-07-28

Applicant: Semiconductor Manufacturing International (Shanghai) Corporation

Inventor： Peng Ren

IPC: H01L21/00 ,  B81C1/00 ,  H01L23/48 ,  H01L21/768 ,  H01L21/67 ,  H01L21/687 ,  H01L23/00

CPC classification number: B81C1/00801 ,  B81C2201/0154 ,  B81C2201/05 ,  B81C2203/0778 ,  H01L21/67063 ,  H01L21/6715 ,  H01L21/687 ,  H01L21/76861 ,  H01L21/76873 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/02 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/02317 ,  H01L2224/02372 ,  H01L2224/02381 ,  H01L2224/13024

Abstract: A method for fabricating a semiconductor structure includes providing a substrate with a first surface and a second surface, wherein at least one soldering pad is formed on the first surface of the substrate. The method also includes forming at least one via to expose each soldering pad by etching the substrate from the second surface, forming a seed layer to cover the second surface of the substrate and the sidewall and the bottom surfaces of each via, and then forming a redistribution metal layer over a portion of the seed layer formed on the sidewall and the bottom surfaces of each via and the second surface of the substrate surrounding each via. The method further includes alternately performing a pre-wetting process and a chemical etching process to completely remove the portion of the seed layer not covered by the redistribution metal layer.

公开(公告)号：US20180230004A1

公开(公告)日：2018-08-16

申请号：US15431725

申请日：2017-02-13

Applicant: OBSIDIAN SENSORS, INC.

Inventor： Yaoling PAN ,  Omar BCHIR

IPC: B81B7/00 ,  B81C1/00

CPC classification number: B81B7/008 ,  B81B2207/012 ,  B81B2207/07 ,  B81C1/00214 ,  B81C2201/05 ,  B81C2203/0792 ,  H01L2224/16225 ,  H01L2224/18 ,  H01L2224/48091 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/1461 ,  H01L2224/45099

Abstract: Conventional package for integration of MEMS and electronics suffer from profiles that are undesirably high to due to the thickness of the glass. Also in conventional package manufacturing, the MEMS and electronic devices are first individualized, and the individualized MEMS and electronics are combined into a package, and thus can be costly. To address these and other disadvantages, a panel level packaging is proposed. In this proposal, plural MEMS devices are integrated with plural semiconductor devices at a panel level, and the panel is then individualized into separate packages.

公开(公告)号：US20180282154A1

公开(公告)日：2018-10-04

申请号：US15685957

申请日：2017-08-24

Applicant: Kionix, Inc.

Inventor： Martin Heller ,  Jonah deWall ,  Andrew Hocking ,  Kristin Lynch ,  Sangtae Park

IPC: B81C1/00

CPC classification number: B81C1/00269 ,  B81C2201/013 ,  B81C2201/0171 ,  B81C2201/0197 ,  B81C2201/05 ,  B81C2203/0118

Abstract: A method of fabricating a semiconductor device, includes, in part, growing a first layer of oxide on a surface of a first semiconductor substrate, forming a layer of insulating material on the oxide layer, patterning and etching the insulating material and the first oxide layer to form a multitude of oxide-insulator structures and further to expose the surface of the semiconductor substrate, growing a second layer of oxide in the exposed surface of the semiconductor substrate, and removing the second layer of oxide thereby to form a cavity in which a MEMS device is formed. The process of growing oxide in the exposed surface of the cavity and removing this oxide may be repeated until the cavity depth reaches a predefined value. Optionally, a multitude of bump stops is formed in the cavity.

公开(公告)号：US09276080B2

公开(公告)日：2016-03-01

申请号：US13788503

申请日：2013-03-07

Applicant: MCube, Inc.

Inventor： Sudheer S. Sridharamurthy ,  Te-Hse Terrence Lee ,  Ali J. Rastegar ,  Mugurel Stancu ,  Xiao Charles Yang

IPC: H01L29/66 ,  H01L27/06 ,  B81B3/00 ,  B81C1/00

CPC classification number: B81C1/00801 ,  B81B3/0013 ,  B81B3/0086 ,  B81B7/0022 ,  B81B7/0064 ,  B81B2203/0163 ,  B81B2207/094 ,  B81C1/00238 ,  B81C2201/0132 ,  B81C2201/05 ,  B81C2203/0735 ,  H01L27/0688

Abstract: A method for fabricating an integrated MEMS-CMOS device uses a micro-fabrication process that realizes moving mechanical structures (MEMS) on top of a conventional CMOS structure by bonding a mechanical structural wafer on top of the CMOS and etching the mechanical layer using plasma etching processes, such as Deep Reactive Ion Etching (DRIE). During etching of the mechanical layer, CMOS devices that are directly connected to the mechanical layer are exposed to plasma. This sometimes causes permanent damage to CMOS circuits and is termed Plasma Induced Damage (PID). Embodiments of the present invention presents methods and structures to prevent or reduce this PID and protect the underlying CMOS circuits by grounding and providing an alternate path for the CMOS circuits until the MEMS layer is completely etched.

Abstract translation: 一种用于制造集成的MEMS-CMOS器件的方法使用微型制造工艺，其通过在CMOS的顶部上结合机械结构晶片并使用等离子体蚀刻来蚀刻机械层来实现在常规CMOS结构之上的移动机械结构（MEMS） 工艺，如深层反应离子蚀刻（DRIE）。 在蚀刻机械层期间，直接连接到机械层的CMOS器件暴露于等离子体。 这有时会导致对CMOS电路的永久性损坏，称为等离子体诱发损伤（PID）。 本发明的实施例提出了防止或减少该PID并且通过接地并为CMOS电路提供替代路径来保护下面的CMOS电路直到MEMS层被完全蚀刻的方法和结构。