-
公开(公告)号：US4862170A
公开(公告)日：1989-08-29
申请号：US171812
申请日：1988-03-22
Applicant: Youichi Hashimoto , Takashi Tokuyama , Kazuya Nishiga , Yoshihiro Arai , Nobuhide Ueki , Naoki Adachi
Inventor： Youichi Hashimoto , Takashi Tokuyama , Kazuya Nishiga , Yoshihiro Arai , Nobuhide Ueki , Naoki Adachi
CPC classification number: H03M1/00 , H03M2201/03 , H03M2201/196 , H03M2201/30 , H03M2201/4212 , H03M2201/4225 , H03M2201/4233 , H03M2201/4262 , H03M2201/526 , H03M2201/6121 , H03M2201/721
Abstract: A digital analog converter which is especially suitable for use in converting a digital audio signal into an analog audio signal includes a unit pulse response signal generator for successively generating unit pulse response signals at a predetermined time interval, a digital data generator for generating digital data at the predetermined time interval, a multiplier for multiplying a unit pulse response signal generated at a certain time by a predetermined item of the digital data, and a mixer for producing an analog signal output by combining the unit pulse response signals that have been multiplied by the digital data.
Abstract translation: 特别适用于将数字音频信号转换为模拟音频信号的数字模拟转换器包括用于以预定的时间间隔连续产生单位脉冲响应信号的单位脉冲响应信号发生器，用于产生数字数据的数字数据发生器 所述预定时间间隔，用于将在某一时间产生的单位脉冲响应信号乘以数字数据的预定项目的乘法器和用于产生模拟信号的混频器，所述混频器通过将已经乘以所述单位脉冲响应信号 数字数据。
-
公开(公告)号：KR101827779B1
公开(公告)日：2018-02-09
申请号：KR1020160164380
申请日：2016-12-05
Applicant: 포항공과대학교 산학협력단
CPC classification number: G06F7/462 , H03M1/366 , H03M2201/198 , H03M2201/721
Abstract: 본발명은디지털-아날로그변환기와아날로그-디지털변환기를이용한비트직렬곱셈누적연산기를구현함에있어서, 여러번의곱셈누적연산을저전력이며병렬적으로연산하는기술에관한것이다. 이를위해, 직렬변환기를이용하여다중비트를비트직렬방식으로전송하며여러개의 AND 게이트를이용하여병렬적으로한 비트의곱셈을생성하고 1진법의디지털-아날로그변환기를통해아날로그영역에서여러번의한 비트곱셈누적연산을한 번에수행한다. 상기계산결과를아날로그-디지털변환기를통해디지털값으로변환하고, 이를해당자릿수에맞게산술자리이동후 누적하여최종결과를얻는다.
Abstract translation: 本发明涉及一种在使用数模转换器和模数转换器实现位串行累加累加器时执行多个累加累加操作的低功率和并行操作的技术。 为此，使用串行转换器以比特串行方式发送多比特，使用几个与门并行地产生一比特的乘法，以及多个比特 一次执行乘法累加操作。 计算结果通过模/数转换器转换成数字值，最后的结果是通过将数字值移到相应的数位后累加得到的。
-
公开(公告)号：KR1020160110783A
公开(公告)日：2016-09-22
申请号：KR1020150034458
申请日：2015-03-12
Applicant: 서울시립대학교 산학협력단
CPC classification number: H03M1/1245 , H03M1/38 , H03M2201/2216 , H03M2201/721
Abstract: 본발명의일 실시형태에따른파이프라인아날로그-디지털변환기는, 제1 내지제N (N은 2 이상의정수) 아날로그-디지털변환스테이지들이직렬로연결되며, 아날로그입력신호를디지털출력신호로변환하는파이프라인아날로그-디지털변환기에있어서, 상기제1 아날로그-디지털변환스테이지는, 하나의연산증폭기및 복수의커패시터로샘플앤 홀드회로(Sample and Hold Amplifier, SHA)와멀티플라잉디지털-아날로그변환회로(Multiplying Digital-to-Analog Converter, MDAC)를제공하는샘플링회로를포함하고, 상기샘플링회로는, 상기아날로그입력신호를샘플링하는동안상기연산증폭기를리셋한다.
Abstract translation: 本发明涉及一种流水线模数转换器，更具体地说，涉及一种流水线模数转换器，其中第一至第N（N是等于或大于二的整数）模数转换级 串联连接，并将模拟输入信号转换为数字输出信号。 根据本发明的实施例，提供了一种管线模数转换器，其包括第一模数转换级，其包括提供采样和保持放大器（SHA）的采样电路和乘法数字 - 模拟转换器（MDAC）通过使用单个运算放大器和多个电容器，其中采样电路在对模拟输入信号采样期间复位运算放大器。
-
-
Search Results
3
records
(took 0.02 seconds)
