公开(公告)号：US4862170A

公开(公告)日：1989-08-29

申请号：US171812

申请日：1988-03-22

Applicant: Youichi Hashimoto ,  Takashi Tokuyama ,  Kazuya Nishiga ,  Yoshihiro Arai ,  Nobuhide Ueki ,  Naoki Adachi

Inventor： Youichi Hashimoto ,  Takashi Tokuyama ,  Kazuya Nishiga ,  Yoshihiro Arai ,  Nobuhide Ueki ,  Naoki Adachi

IPC: G11B20/10 ,  H03M1/00 ,  H03M1/66

CPC classification number: H03M1/00 ,  H03M2201/03 ,  H03M2201/196 ,  H03M2201/30 ,  H03M2201/4212 ,  H03M2201/4225 ,  H03M2201/4233 ,  H03M2201/4262 ,  H03M2201/526 ,  H03M2201/6121 ,  H03M2201/721

Abstract: A digital analog converter which is especially suitable for use in converting a digital audio signal into an analog audio signal includes a unit pulse response signal generator for successively generating unit pulse response signals at a predetermined time interval, a digital data generator for generating digital data at the predetermined time interval, a multiplier for multiplying a unit pulse response signal generated at a certain time by a predetermined item of the digital data, and a mixer for producing an analog signal output by combining the unit pulse response signals that have been multiplied by the digital data.

Abstract translation: 特别适用于将数字音频信号转换为模拟音频信号的数字模拟转换器包括用于以预定的时间间隔连续产生单位脉冲响应信号的单位脉冲响应信号发生器，用于产生数字数据的数字数据发生器 所述预定时间间隔，用于将在某一时间产生的单位脉冲响应信号乘以数字数据的预定项目的乘法器和用于产生模拟信号的混频器，所述混频器通过将已经乘以所述单位脉冲响应信号 数字数据。

公开(公告)号：KR1020070032191A

公开(公告)日：2007-03-21

申请号：KR1020050111078

申请日：2005-11-21

Applicant: 노바텍 마이크로일렉트로닉스 코포레이션

Inventor： 옌,치젠

IPC: H03M1/66

CPC classification number: H03M1/66 ,  H03M2201/30 ,  H03M2201/718 ,  H03M2201/82

Abstract: 디지털 아날로그 변환 장치는 데이터 래치부, 디지털 아날로그 변환부 및 이득 증폭부를 포함한다. 상기 디지털 아날로그 변환부에 공급되는 기준 전압들의 크기는 상기 데이터 래치부에 공급되는 전압보다 크지 않다. 따라서 상기 디지털 아날로그 변환부에 포함되는 스위치 제어부 내의 스위치들은 레벨 쉬프트를 하지 않더라도 완전히 온 또는 오프 될 수 있다. 상기 이득 증폭부는 상기 디지털 아날로그 변환부의 출력 신호들이 원하는 전압 범위를 갖기에 충분한 이득을 가진다.

公开(公告)号：KR1020060014488A

公开(公告)日：2006-02-16

申请号：KR1020040063039

申请日：2004-08-11

Applicant: 삼성전자주식회사

Inventor： 이광희

IPC: H03M1/76

CPC classification number: H03M1/76 ,  H03M2201/30 ,  H03M2201/6107 ,  H03M2201/718 ,  H03M2201/814 ,  H03M2201/932

Abstract: 폴링 타임(falling time)을 감소시킬 수 있는 디지털/아날로그 변환기의 최종 출력단의 스위치 구동회로가 개시된다. 본 발명에 의한 스위치 구동회로는 클록 신호에 응답하여 비반전 입력 신호를 제어하는 제1 모스 트랜지스터, 클록 신호에 응답하여 반전 입력 신호를 제어하는 제2 모스 트랜지스터, 비반전 입력 신호를 반전 출력하여 제1 차동입력신호를 출력하는 제1 씨모스 인버터, 반전 입력 신호를 반전 출력하여 제2 차동입력신호를 출력하는 제2 씨모스 인버터, 제1 및 제2 차동입력신호들을 래치하여 제1 및 제2 래치출력신호를 생성하는 제1 래치 및 비반전 및 반전 입력 신호를 래치하여 제3 및 제4 래치출력신호를 생성하는 제2 래치를 구비한 것을 특징으로 한다.

公开(公告)号：KR1020090042763A

公开(公告)日：2009-04-30

申请号：KR1020090002405

申请日：2009-01-12

Applicant: 한국전자통신연구원

Inventor： 서재현 ,  임형수 ,  김흥묵 ,  이용태 ,  박성익 ,  임종수 ,  이수인

IPC: H04N21/43 ,  H04N7/015

CPC classification number: H03M1/662 ,  H03M2201/173 ,  H03M2201/30 ,  H04H20/65 ,  H04N21/435

Abstract: A transmission method and a device, and a recording medium and a receiving device of digital broadcasting signal are provided to offer different transmission modes for frequency domain and time domain respectively. An allocation unit assigns more than one sub-band and more than one symbol to a modulated service data which is outputted from M digital modulator(S430). An IFFT(Inverse Fast Fourier Transform) converts a signal of a frequency domain to a signal of the time domain about the M service data outputted from the sub-band allocation unit(S440). A frame generator generates a plurality of symbol durations into a frame body of one transfer frame(S450). The frame generator generates a frame header which includes the information about each of M services(S460). A D/A converter converts a transfer frame of a digital signal outputted from the frame generator into an analog signal(S470). The D/A converter transmits the transfer frame converted into an analog signal to a receiving device.

Abstract translation: 提供传输方法和装置，以及数字广播信号的记录介质和接收装置，以分别为频域和时域提供不同的传输模式。 分配单元向从M数字调制器输出的调制业务数据分配多于一个子带和多于一个符号（S430）。 IFFT（逆快速傅里叶变换）将频域的信号转换为关于从子带分配单元输出的M服务数据的时域的信号（S440）。 帧生成器将多个符号持续时间生成到一个传送帧的帧体中（S450）。 帧生成器生成包括关于每个M服务的信息的帧头（S460）。 D / A转换器将从帧发生器输出的数字信号的传送帧转换为模拟信号（S470）。 D / A转换器将转换成模拟信号的传送帧发送到接收设备。

公开(公告)号：KR1020160105654A

公开(公告)日：2016-09-07

申请号：KR1020150028586

申请日：2015-02-27

Applicant: 에스케이하이닉스 주식회사

Inventor： 최영재

IPC: H03M1/66

CPC classification number: H03M1/0673 ,  H03M1/0665 ,  H03M1/067 ,  H03M1/66 ,  H03M1/662 ,  H03M2201/30

Abstract: 본기술은제 1 난수신호에응답하여입력신호중에서제 1 신호그룹을디코딩하여제 1 디코딩신호그룹을생성하도록구성된제 1 디코딩블록; 상기제 1 난수신호에응답하여상기입력신호중에서제 2 신호그룹을디코딩하여제 2 디코딩신호그룹을생성하도록구성된제 2 디코딩블록; 제 2 난수신호에응답하여상기제 1 디코딩신호그룹을무작위로혼합하여제 1 예비혼합신호그룹을생성하도록구성된제 1 네트워크블록; 상기제 2 난수신호에응답하여상기제 2 디코딩신호그룹을무작위로혼합하여제 2 예비혼합신호그룹을생성하도록구성된제 2 네트워크블록; 및상기제 1 난수신호에응답하여상기제 1 예비혼합신호그룹과상기제 2 예비혼합신호그룹을선택적으로조합하여혼합신호그룹을생성하도록구성된선택블록을포함할수 있다.

Abstract translation: 本发明涉及降低硬件复杂度的信号组合电路和使用其的数模转换电路。 信号组合电路可以包括：第一解码块，其通过响应于第一随机数信号在输入信号中解码第一信号组来产生第一解码信号组; 第二解码块，其响应于所述第一随机数信号，通过对所述输入信号中的第二信号组进行解码来生成第二解码信号组; 第一网络块，其通过响应于第二随机数信号随机混合第一解码信号组来产生第一预混合信号组; 第二网络块，其通过响应于所述第二随机数信号随机混合所述第二解码信号组而产生第二预混合信号组; 以及选择块，其通过响应于所述第一随机数信号选择性地组合所述第一预混混合信号组和所述第二预混混合信号组而产生混合信号组。

公开(公告)号：KR1020130039461A

公开(公告)日：2013-04-22

申请号：KR1020110104021

申请日：2011-10-12

Applicant: 주식회사 글로리이앤씨

Inventor： 남충익

IPC: H03M1/66

CPC classification number: H03M1/66 ,  H03M2201/30 ,  H03M2201/645 ,  H03M2201/932

Abstract: PURPOSE: A digital-to-analog converter is provided to prevent digital noise generated in a digital circuit from leaking into an analog circuit by separating the digital circuit and the analog circuit while optically transmitting signals therebetween. CONSTITUTION: A digital optical conversion unit(30) receives parallel digital signals consisting of multiple parallel bits and outputs the same number of parallel optical signals as the inputted bits by generating optical signals corresponding to 1 and 0 values of each bit for each parallel bit. An optical control switching unit(40) is provided with the same number of current sources(I1-N) and switches(SW1-N) as the bit number of the optical signals and performs simultaneous switching for the current sources to output. A current overlaying unit(50) generates analog signals by simultaneously overlaying the outputted current sources of the optical control switching unit to corresponding digit values with weights. [Reference numerals] (1) Digital signal unit; (10) Digital audio signal decoder; (2) Analog signal unit; (20) Latch; (30) Digital optical conversion unit; (40) Optical control switching unit; (50) Current overlaying unit; (60) Current voltage conversion/filter; (AA) Digital audio signal; (BB) Optical signal; (CC) Analog audio signal;

Abstract translation: 目的：提供数模转换器，以防止在数字电路中产生的数字噪声通过在数字电路和模拟电路之间传输信号的同时分离数字电路和模拟电路而泄漏到模拟电路中。 构成：数字光转换单元（30）通过产生对应于每个并行位的每位的1和0值的光信号，接收由多个并行位组成的并行数字信号，并输出与输入位相同数量的并行光信号。 光控开关单元（40）具有与光信号的位数相同数量的电流源（I1-N）和开关（SW1-N），并且对电流源进行同时切换输出。 当前的覆盖单元（50）通过将输出的光控制切换单元的电流源同时叠加到具有权重的相应数字值来产生模拟信号。 （附图标记）（1）数字信号单元; （10）数字音频信号解码器; （2）模拟信号单元; （20）锁; （30）数字光转换单元; （40）光控开关单元; （50）当前覆盖单元; （60）电流电压转换/滤波器; （AA）数字音频信号; （BB）光信号; （CC）模拟音频信号;

公开(公告)号：KR1020060098551A

公开(公告)日：2006-09-19

申请号：KR1020050017707

申请日：2005-03-03

Applicant: 엘지전자 주식회사

Inventor： 장영수 ,  배현희

IPC: H03M1/08 ,  H03M1/74

CPC classification number: H03M1/0863 ,  H03M1/742 ,  H03M2201/30 ,  H03M2201/6318 ,  H03M2201/644 ,  H03M2201/645 ,  H03M2201/814

Abstract: 본 발명은 커런트 스티어링 DAC의 단위 커런트 셀을 구동하기 위한 디글리치 회로에 있어서, 상기 디글리치 회로의 입력단에 구비되어, 입력단의 스위치의 온/오프에 따른 발생되는 챠지를 흡수하는 더미 스위치를 포함함을 특징으로 한다.
또한, 본 발명에서는 상기 디글리치 회로의 출력단에 버퍼부를 더 포함함을 특징으로 한다.
상기 더미 스위치는 캐패시터 또는 모스트랜지스터로 구현할 수 있다.
이상에서와 같이, 본 발명은 커런트 스티어링(Current steering) 구조의 DAC에서 커런트 셀(Current Cell)을 구동할 때, 스위치(Switch)의 온/오프(On/Off)로 발생하는 글리치 에너지(Glitch Energy)를 효과적으로 최소화하여 출력단에서 발생하는 글리치 에러(Glitch Error)를 줄여 DAC 출력의 선형성, 디퍼런셜 비 선형성(Differential Non-Linearity), 신호대잡음비(Signal-to-Noise Ratio)를 개선 시킬 수 있다.
커런트 스티어링 DAC, 디글리치, 더미 스위치