公开(公告)号：CN103379737B

公开(公告)日：2016-03-02

申请号：CN201310136822.8

申请日：2013-04-19

Applicant: 佳能株式会社

Inventor： 磯野宽

IPC: H05K1/18 ,  H05K1/11 ,  H01L23/498

CPC classification number: H05K1/181 ,  H01L25/0657 ,  H01L2224/16225 ,  H01L2225/06548 ,  H01L2225/06555 ,  H01L2924/15174 ,  H05K1/0228 ,  H05K1/0231 ,  H05K1/0243 ,  H05K1/025 ,  H05K1/0298 ,  H05K1/115 ,  H05K2201/09654 ,  H05K2201/10545 ,  H05K2201/10734

Abstract: 本发明涉及印刷电路板。一种印刷电路板包括第一半导体封装件和第二半导体封装件，第一半导体封装件在印刷配线板的第一表面层上，第二半导体封装件在第二表面层上，其中，总线信号被从第一半导体封装件传送到第二半导体封装件。提供了第一总线配线路径和第二总线配线路径，从而对于信号电流保证返回电流路径，并且在抑制辐射噪声的同时实现高密度配线，第一总线配线路径为从第一半导体封装件的内圆周侧的信号端子经由导通孔和第二表面层到第二封装件的外圆周侧的信号端子，第二总线配线路径为从第一半导体封装件的外圆周侧的信号端子经由第二表面层和导通孔到第二半导体封装件的内圆周侧的信号端子。

公开(公告)号：CN107124821A

公开(公告)日：2017-09-01

申请号：CN201710571923.6

申请日：2017-07-13

Applicant: 郑州云海信息技术有限公司

Inventor： 王林

IPC: H05K1/11 ,  H05K3/42

CPC classification number: H05K1/115 ,  H05K3/42 ,  H05K2201/09654

Abstract: 本发明提供了一种过孔及其制造方法和印制电路板，该过孔包括：设置于印制电路板PCB上的孔洞和设置于所述孔洞的内壁上的至少两个导电介质；所述至少两个导电介质之间相互隔离；每一个所述导电介质，用于分别与所述PCB上的两条信号线相连，其中，所述两条信号线位于所述PCB的不同层布线板上。该制造方法包括：在所述PCB上加工所述孔洞；在所述孔洞的内壁上设置至少两个相互隔离的所述导电介质。该印制电路板包括：PCB和至少一个上述的过孔。本方案能够减少印制电路板上过孔的数量。

公开(公告)号：CN109246926A

公开(公告)日：2019-01-18

申请号：CN201710556556.2

申请日：2017-07-10

Applicant: 中兴通讯股份有限公司

Inventor： 倪建丽 ,  马峰超 ,  李军

IPC: H05K3/00 ,  H05K3/40 ,  H05K1/02

CPC classification number: H05K3/0002 ,  H05K1/0216 ,  H05K3/4007 ,  H05K2201/09654

Abstract: 本发明提出了一种PCB布设方法及装置，该方法包括：根据预置的布设规则，在PCB板中布设焊球阵列封装BGA元器件所有管脚的表层扇出线和扇出过孔；在所述BGA元器件的一对差分信号管脚中任一管脚的扇出过孔设定距离内存在信号传输线的情况下，分别调整所述一对差分信号管脚的表层扇出线和扇出过孔，以使所述一对差分信号管脚的扇出过孔圆心之间的连线与所述信号传输线平行。本发明所述一种PCB布设方法及装置，能够有效的降低信号传输线对BGA元器件差分信号管脚的扇出过孔的串扰影响；能够有效减少PCB中高速信号线所占的层数，节约PCB制造成本；能够有效简化BGA元器件的选型，节约了设计师的元器件选型时间，提高了设计师的设计效率，降低了设计难度。

公开(公告)号：CN103379737A

公开(公告)日：2013-10-30

申请号：CN201310136822.8

申请日：2013-04-19

Applicant: 佳能株式会社

Inventor： 磯野宽

IPC: H05K1/18 ,  H05K1/11 ,  H01L23/498

CPC classification number: H05K1/181 ,  H01L25/0657 ,  H01L2224/16225 ,  H01L2225/06548 ,  H01L2225/06555 ,  H01L2924/15174 ,  H05K1/0228 ,  H05K1/0231 ,  H05K1/0243 ,  H05K1/025 ,  H05K1/0298 ,  H05K1/115 ,  H05K2201/09654 ,  H05K2201/10545 ,  H05K2201/10734

Abstract: 本发明涉及印刷电路板。一种印刷电路板包括第一半导体封装件和第二半导体封装件，第一半导体封装件在印刷配线板的第一表面层上，第二半导体封装件在第二表面层上，其中，总线信号被从第一半导体封装件传送到第二半导体封装件。提供了第一总线配线路径和第二总线配线路径，从而对于信号电流保证返回电流路径，并且在抑制辐射噪声的同时实现高密度配线，第一总线配线路径为从第一半导体封装件的内圆周侧的信号端子经由导通孔和第二表面层到第二封装件的外圆周侧的信号端子，第二总线配线路径为从第一半导体封装件的外圆周侧的信号端子经由第二表面层和导通孔到第二半导体封装件的内圆周侧的信号端子。

公开(公告)号：CN106385762A

公开(公告)日：2017-02-08

申请号：CN201610805181.4

申请日：2016-09-06

Applicant: 上海斐讯数据通信技术有限公司

Inventor： 季玮玮

IPC: H05K1/11

CPC classification number: H05K1/113 ,  H05K2201/09372 ,  H05K2201/09654

Abstract: 本发明公开了一种PCB板结构，包括主体以及设置在所述主体上焊盘，所述焊盘包括设置在所述主体固定区域的一组焊盘，所述一组焊盘包括设置在所述主体固定区域上的中心焊盘和围绕所述中心焊盘设置的外圈焊盘，所述外圈焊盘和中心焊盘的间距大于或等于0.4mm。在本发明中，将外圈焊盘和中心焊盘之间的间距设置大于或等于0.4毫米，从而就使得中心焊盘和外圈焊盘之间的连锡现象大大减少，本发明通过元器件焊盘的精确计算把外圈焊盘与中心焊盘之间的距离变更后使之与中间焊盘和外圈焊盘之间的间距变大，改善后的一组焊盘的中心焊盘和外圈焊盘在过波峰焊时不易出现连锡现象，从而就大大的提高的生产效率，节省了人工成本。

公开(公告)号：CN106376175A

公开(公告)日：2017-02-01

申请号：CN201610788052.9

申请日：2016-08-31

Applicant: 深圳天珑无线科技有限公司

Inventor： 谢维亮 ,  曾永聪

IPC: H05K1/11

CPC classification number: H05K1/113 ,  H05K2201/09654

Abstract: 本发明提供一种印刷电路板及移动终端，其中，印刷电路板包括：电路板本体，所述电路板本体具有相对的第一表面和第二表面；所述第一表面上设有焊盘，焊盘上开设有从焊盘表面贯通至第二表面的通孔，所述通孔外围的第二表面设有焊盘环。本发明提供的印刷电路板及移动终端能够解决现有技术中的印刷电路板在受到外力撞击时，其上面的焊盘容易脱落的问题。

公开(公告)号：CN105792514A

公开(公告)日：2016-07-20

申请号：CN201610338891.0

申请日：2016-05-20

Applicant: 柳梦洁 ,  陶波 ,  陶志萍

Inventor： 柳梦洁 ,  陶波 ,  陶志萍

IPC: H05K1/11 ,  H05K1/18 ,  H05K3/34 ,  H05K3/42 ,  G09F9/33 ,  G09F9/302

CPC classification number: H05K1/114 ,  G09F9/302 ,  G09F9/33 ,  H05K1/117 ,  H05K1/181 ,  H05K3/3405 ,  H05K3/3415 ,  H05K3/42 ,  H05K2201/09654 ,  H05K2201/10106

Abstract: 本发明涉及显示屏技术领域，尤其是涉及线路板、通透LED显示屏及线路板的制作工艺。所述线路板包括PCB板和LED贴片，所述LED贴片贴覆在所述PCB板的顶部，形成线路板；所述PCB板包括聚酯树脂层和粘贴在聚酯树脂层两侧的铜箔板；铜箔板的顶部的两侧均设置多个半透孔，半透孔的表面和周边均覆有铜箔；半透孔的内部填充有焊锡，并通过焊锡将所述LED贴片进行固定；使焊锡与LED贴片引脚以及焊锡与焊盘的接触面积大，两两不易脱离；相对传统的表贴工艺以及侧贴工艺有较大面积的热传递，导热性好；线路板在制作过程中也进行沉铜处理，在半透孔表面镀有沉铜，使焊接更加可靠牢固，利于散热，具有视角角度大，透光率高的优点。

公开(公告)号：CN104394646A

公开(公告)日：2015-03-04

申请号：CN201410712072.9

申请日：2014-11-28

Applicant: 京东方科技集团股份有限公司

Inventor： 吴月

IPC: H05K1/11

CPC classification number: H05K1/113 ,  H05K1/112 ,  H05K1/115 ,  H05K1/181 ,  H05K3/3436 ,  H05K2201/09572 ,  H05K2201/0959 ,  H05K2201/10734 ,  Y02P70/613 ,  H05K1/0298 ,  H05K1/11 ,  H05K3/46 ,  H05K2201/09654 ,  H05K2203/1322

Abstract: 一种印刷电路板、球栅阵列封装体及印刷电路板的布线方法。该印刷电路板，包括：基板，该基板包括层叠的多个绝缘层以及设置在相邻绝缘层之间的导电层；多个焊盘，以二维矩阵的方式设置在该基板的一个表面上；以及多个过孔，对应于每个焊盘设置，贯穿所述基板以及相对应的焊盘。根据本发明实施例的球栅阵列封装体包括上述印刷电路板。

公开(公告)号：US09736945B2

公开(公告)日：2017-08-15

申请号：US14813218

申请日：2015-07-30

Applicant: IBIDEN CO., LTD.

Inventor： Nobuya Takahashi

IPC: H05K1/09 ,  H05K3/18 ,  H05K3/16 ,  H01L23/498 ,  H05K1/11 ,  H05K1/14 ,  H05K3/40 ,  H01L23/00 ,  H01L25/065 ,  H01L25/18 ,  H01L21/48 ,  H01L23/538

CPC classification number: H05K3/18 ,  H01L21/4857 ,  H01L23/49866 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5386 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/32 ,  H01L24/73 ,  H01L25/0655 ,  H01L25/18 ,  H01L2224/131 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/1703 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/1436 ,  H01L2924/15192 ,  H01L2924/15311 ,  H05K1/0296 ,  H05K1/0313 ,  H05K1/09 ,  H05K1/111 ,  H05K1/141 ,  H05K3/16 ,  H05K3/4007 ,  H05K2201/0326 ,  H05K2201/0364 ,  H05K2201/0391 ,  H05K2201/0769 ,  H05K2201/09236 ,  H05K2201/0929 ,  H05K2201/094 ,  H05K2201/09654 ,  H05K2201/097 ,  H05K2201/09736 ,  H05K2201/098 ,  H01L2924/014

Abstract: A printed wiring board includes an insulation layer, conductive pads formed on the insulation layer and positioned to connect an electronic component, and a conductive wiring pattern including first and second conductive patterns and formed on the insulation layer such that the conductive wiring pattern is extending between the conductive pads. The first pattern includes first wiring lines, the second pattern includes second wiring lines, the first and second conductive patterns are formed such that the first wiring lines and the second wiring lines are alternately arrayed on the insulation layer, each of the first wiring lines includes a first metal layer formed on an interface with the insulation layer, each of the second wiring lines includes a second metal layer formed on an interface with the insulation layer, and the first metal layer includes a metal material which is different from a metal material forming the second metal layer.

公开(公告)号：US20170318669A1

公开(公告)日：2017-11-02

申请号：US15649830

申请日：2017-07-14

Applicant: Intel Corporation

Inventor： Kristof Darmawikarta ,  Daniel Sobieski ,  Kyu Oh Lee ,  Sri Ranga Sai Boyapati

IPC: H05K1/02 ,  H05K3/00 ,  H05K1/11 ,  H05K3/18 ,  H05K3/40 ,  H05K3/46

CPC classification number: H05K1/0298 ,  H01L23/49822 ,  H01L23/49838 ,  H05K1/113 ,  H05K3/0041 ,  H05K3/181 ,  H05K3/188 ,  H05K3/4038 ,  H05K3/422 ,  H05K3/429 ,  H05K3/4644 ,  H05K2201/09218 ,  H05K2201/09372 ,  H05K2201/095 ,  H05K2201/096 ,  H05K2201/09654 ,  H05K2203/0548

Abstract: Some example forms relate to an electronic package. The electronic package includes a first dielectric layer that includes an electrical trace formed on a surface of the first dielectric layer and a second dielectric layer on the surface of the first dielectric layer. The second dielectric layer includes an opening. The electrical trace is within the opening. The electronic package includes an electrical interconnect that fills the opening and extends above an upper surface of the second dielectric layer such that the electrically interconnect is electrically connected to the electrical trace on the first dielectric layer.