公开(公告)号：CN102449734A

公开(公告)日：2012-05-09

申请号：CN201080023860.7

申请日：2010-09-27

Applicant: 住友电气工业株式会社

Inventor： 原田真 ,  佐佐木信 ,  西口太郎 ,  玉祖秀人 ,  并川靖生

IPC: H01L21/02 ,  C30B29/36 ,  H01L21/20 ,  H01L21/205 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/24 ,  C30B23/00 ,  C30B25/186 ,  C30B29/36 ,  H01L21/02378 ,  H01L21/02428 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/187 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/808 ,  H01L29/872

Abstract: 本发明提供一种制造易于具有大直径的碳化硅衬底(1)的方法，所述方法包括：准备多个SiC衬底(20)的步骤，所述多个SiC衬底(20)各自由单晶碳化硅制得；以及以当俯视观察时所述多个SiC衬底(20)并排排列的方式将所述多个SiC衬底(20)的端面(20B)相互连接的步骤。

公开(公告)号：CN102449732A

公开(公告)日：2012-05-09

申请号：CN201080023692.1

申请日：2010-09-29

Applicant: 住友电气工业株式会社

Inventor： 西口太郎 ,  增田健良 ,  佐佐木信 ,  原田真 ,  并川靖生 ,  藤原伸介

IPC: H01L21/02 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/0475 ,  H01L21/187 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/66068

Abstract: 本发明公开了一种碳化硅衬底制造方法，所述方法提供有以下步骤：准备包括碳化硅的基底衬底(10)以及包括单晶碳化硅的SiC衬底(20)；在基底衬底(10)的主表面上形成包括硅的Si膜(30)；通过将SiC衬底(20)放置在Si膜(30)的顶部上以便使所述SiC衬底(20)与所述Si膜(30)接触来制造堆叠的衬底；以及通过加热所述堆叠的衬底，至少使Si膜(30)中的与基底衬底(10)接触的区域和与所述SiC衬底(20)接触的区域转换成碳化硅，来将基底衬底(10)和SiC衬底(20)接合。

公开(公告)号：CN102379026A

公开(公告)日：2012-03-14

申请号：CN201080015070.4

申请日：2010-09-28

Applicant: 住友电气工业株式会社

Inventor： 佐佐木信 ,  原田真 ,  西口太郎 ,  冲田恭子 ,  并川靖生

IPC: H01L21/02 ,  H01L21/20 ,  H01L21/205 ,  H01L21/265 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/02667 ,  H01L21/02378 ,  H01L21/0243 ,  H01L21/02529 ,  H01L21/02612 ,  H01L21/02614 ,  H01L21/02656 ,  H01L21/047 ,  H01L21/0475 ,  H01L29/045 ,  H01L29/66068 ,  H01L29/7802

Abstract: 在提供的用于制造半导体衬底的方法中，准备具有支撑部(30)以及第一和第二碳化硅衬底(11、12)的组合衬底(80P)。在第一和第二碳化硅衬底(11、12)之间，存在具有开口(CR)的间隙(GP)。在开口(CR)之上形成用于间隙(GP)的封闭层。该封闭层至少包括硅层。硅层被碳化以形成包括碳化硅的、在开口(CR)之上封闭间隙(GP)的盖子(70)。将来自第一和第二碳化硅衬底(11、12)的各个第一和第二侧面(S1、S2)的升华物沉积到盖子(70)之上，形成用于封闭开口(CR)的连接部。去除盖子(70)。

公开(公告)号：CN102171832A

公开(公告)日：2011-08-31

申请号：CN201080002821.9

申请日：2010-03-23

Applicant: 住友电气工业株式会社

Inventor： 原田真 ,  和田圭司 ,  日吉透

IPC: H01L29/78 ,  H01L29/12

CPC classification number: H01L29/7828 ,  H01L21/049 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/518 ,  H01L29/66068 ,  H01L29/7838 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种MOSFET(1)，其能够即使当栅电压高时通过减少沟道迁移率来减小导通电阻，所述MOSFET(1)包括：n型衬底(11)，其由SiC制成，并且具有相对于{0001}面具有50°-65°的偏离角的主表面；n型击穿电压保持层(13)，其由SiC制成，并且形成在衬底(11)的主表面(11A)上；p型阱区(14)，其形成在击穿电压保持层(13)中远离其第一主表面(13A)处；栅氧化物膜(18)，其形成在阱区(14)上；n型接触区(15)，其被设置在阱区(14)和栅氧化物膜(18)之间；沟道区域(17)，其连接n型接触区(15)和击穿电压保持层(13)；以及，电极(20)，其被设置栅氧化物膜(18)上。在包括在沟道区域(17)和氧化物膜(18)之间的界面的区域中，形成高浓度氮区(23)。

公开(公告)号：CN102017159A

公开(公告)日：2011-04-13

申请号：CN200980113893.8

申请日：2009-02-03

Applicant: 住友电气工业株式会社

Inventor： 原田真 ,  津守将斗

IPC: H01L29/16 ,  H01L21/02 ,  H01L21/20 ,  H01L21/205 ,  H01L21/336 ,  H01L29/04 ,  H01L29/12 ,  H01L29/78 ,  H01L29/861

CPC classification number: H01L29/7802 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02447 ,  H01L21/02529 ,  H01L21/0262 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/32 ,  H01L29/66068 ,  H01L29/8611

Abstract: 提供一种具有缺陷密度减少的有源层的碳化硅半导体器件及其制造方法，该有源层形成在由碳化硅制成的衬底上。半导体器件(1)包括：衬底(2)，其由碳化硅制成且相对于面取向{0001}具有不小于50°且不大于65°的偏离角；缓冲层(21)；以及外延层(3)，p型层(4)和n+区(5、6)中的每个用作有源层。缓冲层(21)由碳化硅制成且形成在衬底(2)上。有源层由碳化硅制成且形成在缓冲层(21)上。微管密度在有源层中比在衬底(2)中低。在有源层中的柏格矢量的方向对应于[0001]的位错的密度比在衬底(2)中的高。在形成缓冲层的步骤(S20)中的膜形成条件是：原料气体的成分和流速被确定成使得在用于形成缓冲层(21)的原料气体中的表示碳原子与硅原子比率的C/Si比率的值小于形成有源层(3-6)的步骤(S30)中的C/Si比率的值。

公开(公告)号：CN101960575A

公开(公告)日：2011-01-26

申请号：CN200980107202.3

申请日：2009-12-11

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  玉祖秀人 ,  原田真 ,  并川靖生

IPC: H01L21/337 ,  H01L29/417 ,  H01L29/808

CPC classification number: H01L29/66068 ,  H01L21/0465 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/8083

Abstract: JFET(1)是一种通过使用SiC作为材料允许特性本来可获得的更可靠实现的半导体器件，并且包括由碳化硅制成的具有至少上表面(14A)的晶片(10)，以及在上表面(14A)上形成的栅极接触电极(21)。晶片(10)包括被形成为包括上表面(14A)的用作离子注入区的第一p型区(16)。第一p型区(16)包括设置为包括上表面(14A)的基区(16A)和突出区(16B)。基区(16A)具有在沿着上表面(14A)的方向上比突出区(16B)的宽度(w2)大的宽度(w1)。栅极接触电极(21)被设置成与第一p型区(16)接触，使得从平面图观察时栅极接触电极(21)全部位于第一p型区(16)上。

公开(公告)号：CN101558475A

公开(公告)日：2009-10-14

申请号：CN200780046257.9

申请日：2007-11-29

Applicant: 住友电气工业株式会社

Inventor： 玉祖秀人 ,  藤川一洋 ,  原田真

IPC: H01L21/265 ,  H01L21/28 ,  H01L29/417 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/0465 ,  H01L29/1608 ,  H01L29/66068

Abstract: 一种半导体器件的制造方法，包括：第一步骤，在半导体(102)表面的部分区域中形成离子注入掩模(103)；第二步骤，将第一掺杂剂的离子注入到除了其中形成离子注入掩模(103)的区域之外的半导体(102)表面的暴露区域的至少一部分中，以及形成第一掺杂剂注入区域(106)；第三步骤，在形成第一掺杂剂注入区域(106)之后去除离子注入掩模(103)的一部分，以扩大半导体(102)表面的暴露区域；以及第四步骤，将第二掺杂剂的离子注入到半导体(102)表面的扩大的暴露区域的至少一部分中，以形成第二掺杂剂注入区域(107)。

公开(公告)号：CN100382246C

公开(公告)日：2008-04-16

申请号：CN200480001390.9

申请日：2004-04-20

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  原田真

IPC: H01L21/265

CPC classification number: H01L21/266 ,  H01L21/046 ,  H01L21/0465

Abstract: 本发明的目的在于，提供一种使以高能量加速离子而进行的离子注入成为可能的、且能够向半导体基板(1、101)特别是SiC半导体基板以选择区域的方式简便地进行足够深度的杂质注入的半导体装置的制造方法。为此，本发明的半导体装置的制造方法，包括：在半导体基板(101)的表面上形成包含聚酰亚胺树脂膜(2)，或者包含SiO2膜(107a、107b)和金属薄膜(105)的掩膜层的工序；和进行杂质离子的注入的工序。

公开(公告)号：CN1774815A

公开(公告)日：2006-05-17

申请号：CN200480009832.4

申请日：2004-05-21

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  原田真 ,  松波弘之 ,  木本恒畅

IPC: H01L29/808 ,  H01L29/06

CPC classification number: H01L29/66901 ,  H01L29/0634 ,  H01L29/1608 ,  H01L29/808

Abstract: 在SiC单晶衬底(1)上，形成电场驰豫层(12)和p－型缓冲层(2)。电场驰豫层(12)被形成在p－型缓冲层(2)和SiC单晶衬底(1)之间，以使它与SiC单晶衬底(1)接触。在p－型缓冲层(2)上，形成n型半导体层(3)。在n型半导体层(3)上，形成p型半导体层(10)。在p型半导体层(10)上，n+型源极区域层(4)和n+型漏极区域层(5)彼此以预定的距离分开形成。在位于n+型源极区域层(4)和n+型漏极区域层(5)之间的p型半导体层(10)的区域的一部分上，形成p+型栅极区域层(6)。

公开(公告)号：CN1620730A

公开(公告)日：2005-05-25

申请号：CN02828201.9

申请日：2002-12-02

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  原田真 ,  弘津研一 ,  初川聪 ,  星野孝志 ,  松波弘之 ,  木本恒畅

IPC: H01L29/808 ,  H01L21/337

CPC classification number: H01L29/0634 ,  H01L29/1058 ,  H01L29/1066 ,  H01L29/42316 ,  H01L29/66893 ,  H01L29/808

Abstract: 本发明涉及横型接合型场效应晶体管及其制造方法。采用本横型接合型场效应晶体管后，在第3半导体层(13)中的源/漏区层(6、8)之间，跨越第2半导体层(12)及第3半导体层(13)，设置下面延伸到第2半导体层(12)、包含p型杂质的浓度高于第2半导体层的杂质浓度的第1栅电极层(18A)。另外，设置与第1栅电极层(18A)具有大致相同的杂质浓度，而且具有相同电位的第2栅电极层(18B)。其结果，可以提供具有在维持良好的耐压性的同时，还可以降低ON电阻的结构的横型接合型场效应晶体管。