-
公开(公告)号：CN118692530A
公开(公告)日：2024-09-24
申请号：CN202410331672.4
申请日：2024-03-22
Applicant: 三星电子株式会社
Abstract: 提供了一种存储器装置。所述存储器装置包括：存储器单元阵列，包括以多个列和多个行排列的多个存储器单元，并且包括在相同列和不同行中的第一存储器单元和第二存储器单元，所述多个列在平面图中与所述多个行相交；第一位线晶体管，包括在第一存储器单元中并且电连接到第一位线金属线；以及第二位线晶体管，包括在第二存储器单元中并且电连接到第二位线金属线，其中，第一位线金属线在存储器单元阵列的上表面上，并且第二位线金属线在存储器单元阵列的与存储器单元阵列的上表面背对的下表面上。
-
公开(公告)号：CN110875277B
公开(公告)日：2024-07-12
申请号：CN201910716753.5
申请日：2019-08-05
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L23/528
Abstract: 提供了一种集成电路。所述集成电路包括：多个层，堆叠在第一方向上；多个单元电路，在与第一方向垂直的第二方向上至少部分地彼此叠置，并且被构造为彼此并行地操作；控制电路，被构造为产生控制信号以控制所述多个单元电路；以及多层导线，被构造为将来自控制电路的控制信号传输到所述多个单元电路。多层导线可以在布线层和通孔层中一体地形成，并且在第二方向上延伸。布线层和通孔层可以彼此相邻。
-
公开(公告)号：CN117135900A
公开(公告)日：2023-11-28
申请号：CN202310609486.8
申请日：2023-05-26
Applicant: 三星电子株式会社
IPC: H10B10/00
Abstract: 公开了一种集成电路。所述集成电路包括静态随机存取存储器(SRAM)装置。SRAM装置包括SRAM单位单元，SRAM单位单元包括第一输出节点和第二输出节点，第一上拉晶体管、第一下拉晶体管和第二下拉晶体管共同连接到第一输出节点，第二上拉晶体管、第三下拉晶体管和第四下拉晶体管共同连接到第二输出节点。第一输出节点连接到第一栅电极、第二栅电极、第一连接布线、第一节点形成图案和第一有源接触件，并且第一输出节点、第一栅电极、第二栅电极、第一连接布线、第一节点形成图案和第一有源接触件的布局形成第一分叉形状。
-
公开(公告)号：CN109493896B
公开(公告)日：2023-06-09
申请号：CN201810929992.4
申请日：2018-08-15
Applicant: 三星电子株式会社
IPC: G11C8/08 , G11C8/14 , G11C11/418
Abstract: 本发明提供了包括辅助电路的电压控制电路和包括所述电压控制电路的存储器装置。所述存储器装置包括：易失性存储器单元阵列，其连接到多个字线并且包括存储器单元，所述存储器单元包括至少一个晶体管；以及辅助电路，其连接到所述多个字线中的至少一个并调整所述多个字线中的每个的驱动电压电平，其中，所述辅助电路包括二极管NMOS晶体管，所述NMOS晶体管具有彼此连接的栅极和漏极。
-
公开(公告)号：CN115482849A
公开(公告)日：2022-12-16
申请号：CN202210597704.6
申请日：2022-05-30
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：第一存储器列组，包括其中设置有多个位单元的多个存储器列；以及第一外围列组，包括其中设置有多个标准单元的多个外围列，其中多个标准单元被配置为通过多条位线执行从多个位单元读取数据/向多个位单元写入数据的操作，其中第一存储器列组和第一外围列组在列方向上彼此对应，并且其中多个外围列中的至少一个具有不同于其他外围列的单元高度的单元高度，该单元高度是在栅极线沿其延伸的行方向上测量的。
-
Patent Agency Ranking
公开(公告)号：CN110875277A
公开(公告)日：2020-03-10
申请号：CN201910716753.5
申请日：2019-08-05
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L23/528
Abstract: 提供了一种集成电路。所述集成电路包括：多个层，堆叠在第一方向上；多个单元电路，在与第一方向垂直的第二方向上至少部分地彼此叠置，并且被构造为彼此并行地操作；控制电路，被构造为产生控制信号以控制所述多个单元电路；以及多层导线，被构造为将来自控制电路的控制信号传输到所述多个单元电路。多层导线可以在布线层和通孔层中一体地形成，并且在第二方向上延伸。布线层和通孔层可以彼此相邻。
-
公开(公告)号：CN108695319A
公开(公告)日：2018-10-23
申请号：CN201810315561.9
申请日：2018-04-10
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L23/528 , H01L27/02
CPC classification number: H01L23/528 , H01L21/823475 , H01L21/823871 , H01L23/5226 , H01L27/0207 , H01L27/088 , H01L27/092 , H01L27/11807 , H01L29/41775 , H01L29/45 , H01L29/78 , H01L2027/11875 , H01L23/5283
Abstract: 本发明提供一种集成电路，其包含：多个导电线，其在与栅极线分离的平面上在第一水平方向上延伸，且包含第一导电线和第二导电线；源极/漏极接触件，其具有连接到源极/漏极区域的底部表面，且包含在竖直方向上彼此连接的下部源极/漏极接触件和上部源极/漏极接触件；以及栅极接触件，其具有连接到栅极线的底部表面且在竖直方向上延伸，其中上部源极/漏极接触件放置在第一导电线下方，且栅极接触件放置在第二导电线下方。下部源极/漏极接触件的顶部表面可以大于上部源极/漏极接触件的底部表面。
-
公开(公告)号：CN119673248A
公开(公告)日：2025-03-21
申请号：CN202410925970.6
申请日：2024-07-11
Applicant: 三星电子株式会社
IPC: G11C15/04
Abstract: 一种示例集成电路包括位于衬底的正面的三态内容可寻址存储(TCAM)单元、在相对于所述衬底的垂直方向上延伸穿过所述衬底的背面通路、位于所述衬底的背面的背面布线层和在所述垂直方向上位于所述TCAM单元上方的正面布线层。TCAM单元包括存储第一值的第一单元、存储第二值的第二单元以及与所述第一单元和所述第二单元连接的比较电路。所述背面布线层包括被配置为通过所述背面通路向所述TCAM单元发送供电电压的至少一个背面电力导轨。所述正面布线层包括与所述第一单元和所述第二单元连接的位线、与所述第一单元和所述第二单元连接的互补位线以及与所述比较电路连接的匹配线。
-
公开(公告)号：CN118866028A
公开(公告)日：2024-10-29
申请号：CN202410394804.8
申请日：2024-04-02
Applicant: 三星电子株式会社
IPC: G11C5/06 , H01L23/528 , G11C8/08 , G06F30/392 , G06F30/394 , G06F115/02
Abstract: 提供了一种集成电路，包括：单元阵列，其设置在衬底上并包括多个位单元；行解码器，其包括多个字线驱动器，每个字线驱动器向单元阵列提供多个字线信号；背面走线层，其设置在衬底的背面上以与行解码器重叠并向多个字线驱动器提供电力；以及多个背面接触件，其位于行解码器和背面走线层之间。多个背面接触件中的每一个从多个字线驱动器中的每一个中包括的至少一个晶体管的源极延伸到背面走线层。
-
公开(公告)号：CN117894803A
公开(公告)日：2024-04-16
申请号：CN202311312852.X
申请日：2023-10-11
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L27/02
Abstract: 公开了集成电路。所述集成电路可包括：位单元阵列，包括多个位单元；以及外围区域，包括外围电路。外围区域可包括：多个器件，在基底上方；至少一个图案，被配置为将第一电压提供到所述多个器件中的至少一个；至少一条电力线，在基底下方延伸；以及至少一个第一过孔，在外围区域中在垂直方向上穿过基底，并且将所述至少一个图案电连接到所述至少一条电力线。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.032 seconds)
