半导体器件
    11.
    发明公开

    公开(公告)号:CN103890955A

    公开(公告)日:2014-06-25

    申请号:CN201280035577.5

    申请日:2012-07-27

    Abstract: 本发明公开了一种能够在二极管导通时降低损耗的技术。在本说明书中公开的二极管包括阴极电极、由第一导电型半导体制成的阴极区域、由低浓度的第一导电型半导体制成的漂移区、由第二导电型半导体制成的阳极区域、由金属制成的阳极电极、形成于漂移区和阳极区域之间且由浓度比漂移区的浓度更高的第一导电型半导体制成的势垒区域以及形成为将势垒区域连接至阳极电极且由浓度比势垒区域的浓度更高的第一导电型半导体制成的柱区域。柱区域和阳极通过肖特基结相连接。

    半导体器件
    13.
    发明授权

    公开(公告)号:CN103890955B

    公开(公告)日:2017-06-13

    申请号:CN201280035577.5

    申请日:2012-07-27

    Abstract: 公开了一种能够在二极管导通时降低损耗的技术。在本说明书中公开的二极管包括阴极电极、由第一导电型半导体制成的阴极区域、由低浓度的第一导电型半导体制成的漂移区、由第二导电型半导体制成的阳极区域、由金属制成的阳极电极、形成于漂移区和阳极区域之间且由浓度比漂移区的浓度更高的第一导电型半导体制成的势垒区域以及形成为将势垒区域连接至阳极电极且由浓度比势垒区域的浓度更高的第一导电型半导体制成的柱区域。柱区域和阳极通过肖特基结相连接。

    内置有二极管的IGBT
    15.
    发明公开

    公开(公告)号:CN105378931A

    公开(公告)日:2016-03-02

    申请号:CN201380076833.X

    申请日:2013-05-23

    Abstract: 当在IGBT中附加分离出上部体区(8a)和下部体区(8b)的势垒层(10)时,电导率调制活化从而导通电阻下降,当附加到达至势垒层(10)的肖特基接触区(6)时,能够实现二极管结构,但会附加经由势垒层(10)和肖特基接触区(6)到达至发射区(4)的电流路径,从而饱和电流增大,短路耐量降低。肖特基接触区(6)与发射区(4)通过上部体区(8a)而被分离,通过选择上部体区(8a)的杂质浓度,从而能够避免饱和电流的增大。或者,也可以在分离肖特基接触区(6)和发射区(4)的范围内附加隔断结构,该隔断结构使从肖特基接触区(6)向上部体区(8a)内延伸的耗尽层和从发射区(4)向上部体区(8a)内延伸的耗尽层不相连。

    半导体装置以及半导体装置的制造方法

    公开(公告)号:CN106463529A

    公开(公告)日:2017-02-22

    申请号:CN201580023346.6

    申请日:2015-02-27

    Abstract: 本发明提供一种能够抑制回扫的半导体装置。该半导体装置具有半导体基板,半导体基板具有IGBT区和二极管区。在对从表面朝向背面的方向上的n型杂质浓度分布进行观察时,在阴极区与缓冲区的边界处形成有n型杂质浓度的极小值。在缓冲区内形成有n型杂质浓度的极大值。在缓冲区与阴极区中的至少一方内形成有与周围相比以高浓度分布有晶体缺陷的晶体缺陷区域。对从表面朝向背面的方向上的晶体缺陷的浓度分布进行观察时的晶体缺陷的浓度的峰值被形成在与具有n型杂质浓度的极大值的一半的n型杂质浓度的位置相比靠背面侧的区域内。

Patent Agency Ranking