-
公开(公告)号：CN100357105C
公开(公告)日：2007-12-26
申请号：CN200310124270.5
申请日：2003-12-29
Applicant: 佳能株式会社
CPC classification number: B41J2/1603 , B41J2/14129 , B41J2/1604 , B41J2/1631 , B41J2/1642 , B41J2/1646
Abstract: 提供一种喷墨头及喷墨装置。该喷墨头的其特征在于：利用发热电阻体薄膜产生的热能喷出墨，该发热电阻体薄膜由Cr、Si及N构成，且具有以下组成：Cr：17～20原子%、Si：42～55原子%、N：28～40原子%，由它们构成100原子%，或Cr、Si及N占99.5原子%以上且少于100原子%、剩余的为杂质，并且Si原子含量大于Cr原子含量的2倍。
-
公开(公告)号：CN1513672A
公开(公告)日：2004-07-21
申请号：CN200310124270.5
申请日：2003-12-29
Applicant: 佳能株式会社
CPC classification number: B41J2/1603 , B41J2/14129 , B41J2/1604 , B41J2/1631 , B41J2/1642 , B41J2/1646
Abstract: 提供一种发热电阻体薄膜、使用它的喷墨头用基板、喷墨头及喷墨装置。该发热电阻体薄膜适合构成喷墨头或喷墨装置的电热变换体，具有高耐久性且可实现高电阻值，其组成为Cr：15～20原子％、Si：40～60原子％、N：20～45原子％、它们构成100原子％，或约100原子％。
-
公开(公告)号：CN1490162A
公开(公告)日：2004-04-21
申请号：CN03153397.3
申请日：2003-08-12
Applicant: 佳能株式会社
CPC classification number: B41J2/14072 , B41J2202/13
Abstract: 在设置第一布线(驱动电源(VH)用的布线)和第二布线(高电压接地用布线(GNDH))的情况下，其中第一布线共同连接到多个电热转换器24并连接到驱动电源上、为多个电热转换器24提供电力，第二布线用于将上述各个电热转换器30的源极区域接到接地电位上，将第二布线的电阻选择为比第一布线的电阻小。
-
公开(公告)号：CN1415478A
公开(公告)日：2003-05-07
申请号：CN02147067.7
申请日：2002-10-29
Applicant: 佳能株式会社
CPC classification number: B41J2/1603 , B41J2/1404 , B41J2/14129 , B41J2/1628 , B41J2/1631 , B41J2/1642 , B41J2202/13
Abstract: 本发明公开了一种具有贯通孔的构造体、其制造方法及液体排出头，该构造体是在硅基板等的基板上设置了贯通孔，可以减少制造时的工时数，并且可以提高可靠性。由各向异性腐蚀蚀刻从基板100的里面设置贯通孔时，在基板的表侧形成成为表层的氮化硅膜，使腐蚀蚀刻液不漏到基板的表侧，为了使该氧化硅膜(104)的内部应力是压缩应力，并且是3×108Pa以下，最好是由等离子CVD法形成氮化硅膜(104)。
-
公开(公告)号：CN100511707C
公开(公告)日：2009-07-08
申请号：CN01145787.2
申请日：2001-12-28
Applicant: 佳能株式会社
CPC classification number: H01L29/7816 , B41J2/14072 , B41J2202/13 , H01L21/26586 , H01L27/088 , H01L29/0696 , H01L29/1095 , H01L29/42368 , H01L29/66674 , H01L29/7835 , H01L2924/0002 , H01L2924/00
Abstract: 半导体器件，包括，集成在第1导电类型的半导体衬底上的多个电热转换元件和使电流流过电热转换元件的多个转换器件，转换器件是绝缘栅型FET，每个晶体管包括：在半导体衬底的一主表面形成的第2导电类型的第1半导体区；与第1半导体区相邻形成的提供沟道的第1导电类型的第2半导体区；在第2半导体区表面侧形成的第2导电类型源区；在第1半导体区表面侧形成的第2导电类型漏区；和在沟道区上形成的多个栅电极，之间设有栅绝缘膜；第2半导体区的杂质浓度高于第1半导体区；并列设置的两个漏区之间设置的第2半导体区将漏区横向隔离。
-
Patent Agency Ranking
公开(公告)号：CN101452883A
公开(公告)日：2009-06-10
申请号：CN200810175002.9
申请日：2001-12-28
Applicant: 佳能株式会社
IPC: H01L21/8234 , H01L21/336 , H01L21/265 , H01L21/266 , H01L27/088 , H01L29/78 , B41J2/14
Abstract: 半导体器件，包括，集成在第1导电类型的半导体衬底上的多个电热转换元件和使电流流过电热转换元件的多个转换器件，转换器件是绝缘栅型FET，每个晶体管包括：在半导体衬底的一主表面形成的第2导电类型的第1半导体区；与第1半导体区相邻形成的提供沟道的第1导电类型的第2半导体区；在第2半导体区表面侧形成的第2导电类型源区；在第1半导体区表面侧形成的第2导电类型漏区；和在沟道区上形成的多个栅电极，之间设有栅绝缘膜；第2半导体区的杂质浓度高于第1半导体区；并列设置的两个漏区之间设置的第2半导体区将漏区横向隔离。
-
公开(公告)号：CN101386228A
公开(公告)日：2009-03-18
申请号：CN200810149116.6
申请日：2008-09-12
Applicant: 佳能株式会社
IPC: B41J2/16
CPC classification number: H01L21/308 , B41J2/1603 , B41J2/1629 , B41J2/1631 , B41J2/1642 , B41J2202/13 , H01L29/06
Abstract: 提供了一种通孔形成方法、喷墨头和硅衬底。该方法包括如下步骤：在将于硅衬底(101)的第一表面中形成通孔的区域周围形成第一杂质区域(102a)，第一杂质区域(102)的杂质浓度高于硅衬底(101)；沿硅衬底(101)的深度方向在邻近第一杂质区域(102a)的位置形成第二杂质区域(102b)，第二杂质区域(102b)的杂质浓度高于第一杂质区域(102a)；在第一表面上形成蚀刻停止层(103)；在与第一表面相对的硅衬底(101)的第二表面上形成具有开口的蚀刻掩模层(104)；和蚀刻硅衬底(101)直到通过开口露出至少蚀刻停止层(103)。
-
公开(公告)号：CN101052271A
公开(公告)日：2007-10-10
申请号：CN200710101154.X
申请日：2004-03-30
Applicant: 佳能株式会社
Inventor： 佐佐木圭一 , 上市真人 , 艾尔沙德·A·超得亨利 , 早川幸宏
CPC classification number: H01C17/065 , H01C17/281 , H05K1/167 , H05K3/02 , Y10T29/49126
Abstract: 本发明的课题是提供发热元件上的保护层和耐气蚀膜的覆盖性良好且在耐久性方面良好的液体喷出装置用的电路基板及其制造方法。解决办法是，对布线材料层的表面部分进行表面处理，使其刻蚀速度比形成布线材料层的材料的刻蚀速度快。上述表面处理最好是将布线材料层的表面部分形成为形成布线材料层的材料的氟化物、氯化物、氮化物的至少一种的处理。
-
公开(公告)号：CN1825611A
公开(公告)日：2006-08-30
申请号：CN200510125188.3
申请日：2001-12-28
Applicant: 佳能株式会社
IPC: H01L27/16 , H01L27/088 , H01L29/78 , H01L21/8234 , H01L21/336 , H01L21/265 , B41J2/14
Abstract: 半导体器件，包括，集成在第1导电类型的半导体衬底上的多个电热转换元件和使电流流过电热转换元件的多个转换器件，转换器件是绝缘栅型FET，每个晶体管包括：在半导体衬底的一主表面形成的第2导电类型的第1半导体区；与第1半导体区相邻形成的提供沟道的第1导电类型的第2半导体区；在第2半导体区表面侧形成的第2导电类型源区；在第1半导体区表面侧形成的第2导电类型漏区；和在沟道区上形成的多个栅电极，之间设有栅绝缘膜；第2半导体区的杂质浓度高于第1半导体区；并列设置的两个漏区之间设置的第2半导体区将漏区横向隔离。
-
公开(公告)号：CN1190322C
公开(公告)日：2005-02-23
申请号：CN02147067.7
申请日：2002-10-29
Applicant: 佳能株式会社
CPC classification number: B41J2/1603 , B41J2/1404 , B41J2/14129 , B41J2/1628 , B41J2/1631 , B41J2/1642 , B41J2202/13
Abstract: 本发明公开了一种具有贯通孔的构造体、其制造方法及液体排出头，该构造体是在硅基板等的基板上设置了贯通孔，可以减少制造时的工时数，并且可以提高可靠性。由各向异性腐蚀蚀刻从基板100的里面设置贯通孔时，在基板的表侧形成成为表层的氮化硅膜，使腐蚀蚀刻液不漏到基板的表侧，为了使该氧化硅膜(104)的内部应力是压缩应力，并且是3×108Pa以下，最好是由等离子CVD法形成氮化硅膜(104)。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.031 seconds)
