半导体存储器件
    11.
    发明公开

    公开(公告)号:CN1607608A

    公开(公告)日:2005-04-20

    申请号:CN200410075274.3

    申请日:2004-09-24

    CPC classification number: G11C7/02 G11C7/18 G11C11/22

    Abstract: 一种具有半导体衬底的半导体存储器件,包括多个参考单元4和多条位线10。参考单元4形成在半导体衬底的预定区域的中心线附近的区域中,该中心线与位线10相垂直。位线10形成对,每一对由两条相邻的位线组成。每一对中的两条位线10具有第一平行状态和第二平行状态,在第二平行状态中,两条位线的位置与第一平行状态中的位置颠倒。每个位线对10具有至少一个交叉部分11,其中一对位线10相互交叉的,以在第一平行状态和第二平行状态之间转换。在半导体衬底的预定区域提供交叉部分11,使得第一平行状态中的位线10长度等于第二平行状态中的位线10长度。该半导体存储器件的尺寸缩小了。

    非易失性存储装置及其数据写入方法

    公开(公告)号:CN101042674A

    公开(公告)日:2007-09-26

    申请号:CN200710085534.9

    申请日:2007-03-07

    CPC classification number: G06F12/0246 G06F2212/7203 G06F2212/7205

    Abstract: 本发明涉及非易失性存储装置及其数据写入方法,上述非易失性存储装置从外部输入作为扇区单位的数据的输入数据,包括:非易失性的主记忆存储器,以比上述扇区单位大的页单位进行数据的写入;辅助记忆存储器,至少保存页单位量的上述输入数据;存储器判断单元,判断上述辅助记忆存储器是否保存了上述页单位以上的数据;在由上述存储器判断单元判断为上述辅助记忆存储器保存了上述页单位以上的数据的情况下,存储器控制单元以上述页单位将保存在上述辅助记忆存储器中的数据写入上述主记忆存储器的新页中。

    半导体存储器件及其控制方法

    公开(公告)号:CN1967720A

    公开(公告)日:2007-05-23

    申请号:CN200610149567.0

    申请日:2006-11-20

    CPC classification number: G06F12/1009 G06F12/1408 G06F2212/2022

    Abstract: 本发明提供一种半导体存储器件的控制方法,该半导体存储器件包含具有多个多值存储器单元的存储器单元阵列,该多个多值存储器单元的每一个,以第一写入动作在第一页的地址存储数据、以第二写入动作在第二页的地址存储数据,所述半导体存储器件的控制方法的特征在于,包括:地址转换表处理步骤,通过在上述多个多值存储器单元的每一个中,对地址分配要进行写入的地址,以使得在第一页的地址写入数据之后在第二页的地址写入数据,来生成用于进行地址转换的地址转换表;地址加扰步骤,根据上述地址转换表,对输入地址进行地址转换。

Patent Agency Ranking