-
公开(公告)号:CN102239551A
公开(公告)日:2011-11-09
申请号:CN200980148578.9
申请日:2009-11-26
Applicant: 松下电器产业株式会社
IPC: H01L21/338 , H01L21/337 , H01L29/778 , H01L29/808 , H01L29/812
CPC classification number: H01L29/7786 , H01L29/1066 , H01L29/2003 , H01L29/205 , H01L29/41766 , H01L29/66462 , H01L29/808
Abstract: 本发明的目的在于提供一种既能够使阈值电压上升又能够实现低导通电阻化的场效应晶体管以及其制造方法,本发明的场效应晶体管包括:未掺杂GaN层(103);未掺杂AlGaN层(104),被形成在未掺杂GaN层(103)上,且比未掺杂GaN层(103)的带隙能大;未掺杂GaN层(105),被形成在未掺杂AlGaN层(104)上;未掺杂AlGaN层(106),被形成在未掺杂GaN层(105)上,且比未掺杂GaN层(105)的带隙能大;p型GaN层(107),被形成在未掺杂AlGaN层(106)的凹部内;栅电极(110),被形成在p型GaN层上;源电极(108)以及漏电极(109),被形成在栅电极(110)的两侧的区域;在未掺杂GaN层(103)以及未掺杂AlGaN层(104)的异质结界面形成有沟道。
-
公开(公告)号:CN102224581A
公开(公告)日:2011-10-19
申请号:CN200980146363.3
申请日:2009-11-18
Applicant: 松下电器产业株式会社
IPC: H01L21/338 , H01L21/20 , H01L21/205 , H01L29/778 , H01L29/812
CPC classification number: H01L29/7786 , H01L21/0237 , H01L21/02458 , H01L21/0254 , H01L21/0262 , H01L29/1075 , H01L29/155 , H01L29/2003 , H01L29/475
Abstract: 本发明的目的在于提供能够抑制电流崩塌的场效应晶体管,作为场效应晶体管的HEMT(100),包括:由第一氮化物半导体构成的第一半导体层(103);以及由第二氮化物半导体构成的第二半导体层(104),该第二半导体层被形成在第一半导体层(103)上,并且第二氮化物半导体的禁带宽度比第一氮化物半导体大,第一半导体层(103)具有,穿透位错密度在层叠方向增大的区域。
-
公开(公告)号:CN101022128A
公开(公告)日:2007-08-22
申请号:CN200610142861.9
申请日:2006-10-30
Applicant: 松下电器产业株式会社
IPC: H01L29/772 , H01L21/335
CPC classification number: H01L29/7787 , H01L29/1066 , H01L29/2003 , H01L29/432 , H01L29/66462
Abstract: 一种能够获得充足电流密度的常非导通型氮化物半导体装置。在衬底(601)上依次形成氮化铝缓冲层(602)、非掺杂的氮化镓层(603)、非掺杂的氮化镓铝层(604)、第一p型氮化镓铝层(605)、第二p型氮化镓铝层(607)、高浓度p型氮化镓层(608),且栅极电极(611)和高浓度p型氮化镓层进行欧姆接触。在非掺杂的氮化镓铝层上设有源极电极(609)及漏极电极(610)。在栅极区域形成了由非掺杂的氮化镓铝层和非掺杂的氮化镓层之间的界面上产生的2维电子气和第一p型氮化镓铝层及第二p型氮化镓铝层生成的pn结。还有,第二p型氮化镓铝层将氮化硅膜(606)的一部分覆盖住。
-
公开(公告)号:CN101009325A
公开(公告)日:2007-08-01
申请号:CN200610171710.6
申请日:2006-12-15
Applicant: 松下电器产业株式会社
IPC: H01L29/772 , H01L29/778
CPC classification number: H01L29/7787 , H01L29/1066 , H01L29/2003 , H01L29/4175 , H01L29/432 , H01L29/66462
Abstract: 提供一种能够实现最大电流的下降以及通态电阻的上升等电特性的恶化小的常关型的晶体管。晶体管包括:第一半导体层(13),其形成在衬底(11)上;第二半导体层(14),其形成在第一半导体层(13)上,与第一半导体层(13)相比带隙大;控制层(15),其形成在第二半导体层(14)上,含有p型的杂质;栅电极(20),其设置成与控制层(15)的一部分相接;和源电极(18)及漏电极(19),其设置在控制层(15)的两侧方。在控制层(15)和第二半导体层(14)之间形成有第三半导体层(21),其是由蚀刻率小于控制层(15)的材料制成的。
-
-
-