-
公开(公告)号:CN1545680A
公开(公告)日:2004-11-10
申请号:CN02816358.3
申请日:2002-05-10
Applicant: 株式会社瑞萨科技
IPC: G06K19/07
CPC classification number: G06F13/1668
Abstract: 一种存储卡,其控制器3具有用于对由主机HT发送的命令进行解码的一个命令解码电路6、其中设置了所接收命令的有效性或无效性的一个命令使能寄存器8以及一个命令检测信号产生电路7。其中,所述命令检测信号产生装置,用于根据命令解码电路6解码的结果以及由命令使能寄存器8设置的值来检测一个有效命令。如果所述命令使能寄存器8接收了一个有效设置命令,则命令检测信号产生电路7将向控制单元4提供一个检测信号,以便执行为每条命令所指定的处理。所述命令使能寄存器8接收一个无效设置命令,则不提供检测信号,并忽略该命令。
-
公开(公告)号:CN100428187C
公开(公告)日:2008-10-22
申请号:CN200510072796.2
申请日:2005-05-20
Applicant: 株式会社瑞萨科技
IPC: G06F12/00 , G06F12/14 , G06K19/073 , G11C16/02
CPC classification number: G06F12/1408 , G11C29/78
Abstract: 在用于通过非易失性存储器上的修改程序来实现取代部分控制器工作程序的技术中,本发明防止篡改和泄露非易失性存储器和控制器内的存储信息。在开机复位时,如果存在加密的替代程序,则从非易失性存储器转移到易失性存储器,并在实际执行时被解密。无需长时间等待,直至在从复位处理退出之后允许数据处理器的数据处理。由于一旦解密的替代程序被保持于易失性存储器中以便可再使用,所以它在每次被执行时无需解密。由于替代程序被加密,即使非易失性存储器与控制器物理分离以非法转储替代程序,仍难以分析数据。
-
公开(公告)号:CN100412893C
公开(公告)日:2008-08-20
申请号:CN02816358.3
申请日:2002-05-10
Applicant: 株式会社瑞萨科技
IPC: G06K19/07
CPC classification number: G06F13/1668
Abstract: 一种存储卡,其控制器3具有用于对由主机HT发送的命令进行解码的一个命令解码电路6、其中设置了所接收命令的有效性或无效性的一个命令使能寄存器8、以及一个命令检测信号产生电路7。其中,所述命令检测信号产生装置,用于根据命令解码电路6解码的结果以及由命令使能寄存器8设置的值来检测一个有效命令。如果所述命令使能寄存器8接收了一个有效设置命令,则命令检测信号产生电路7将向控制单元4提供一个检测信号,以便执行为每条命令所指定的处理。所述命令使能寄存器8接收一个无效设置命令,则不提供检测信号,并忽略该命令。
-
公开(公告)号:CN101197191A
公开(公告)日:2008-06-11
申请号:CN200710148789.5
申请日:2002-05-08
Applicant: 株式会社瑞萨科技
IPC: G11C16/20
CPC classification number: G11C16/20
Abstract: 在一块存储卡1的初始化设置中,读出存储在一块闪存2中的闪存检查数据FD,将此数据FD与先前存储在ROM中的操作检查数据FD11进行比较,如果未检测出错误,将存储在ROM4a中的写入检查数据FD12写入闪存2,再次读取此数据并将其与ROM4a的写入检查数据比较。如果在这些数据的比较中未检测到任何错误,CPU判定闪存2正常。此外,如果在数据的比较中检测出错误,CPU将重置处理错误数据置入一个寄存器5a以将控制器3置为休眠模式。当在这一期间中接收到指令CMD,则再次执行数据比较。
-
公开(公告)号:CN101064893A
公开(公告)日:2007-10-31
申请号:CN200710101933.X
申请日:2007-04-27
Applicant: 株式会社瑞萨科技
IPC: H04Q7/32 , G06K19/067 , G06K7/10
CPC classification number: G06K19/0723 , G06K19/07 , G06K19/072 , G06Q20/105
Abstract: 本发明的SIM卡(1100),装载了闪存芯片(1300)、存储控制芯片(1200)和接触/非接触IC卡接口,存储控制芯片具有进行主机设备的使用者认证的功能,利用从主机设备向接触IC卡接口的供电,执行通过非接触IC卡接口传送的数据的处理(对闪存芯片的数据的读出或写入),在主机设备启动起到由主机设备指示的使用者认证完成期间,执行闪存芯片的初始化。
-
公开(公告)号:CN1540657A
公开(公告)日:2004-10-27
申请号:CN200410035003.5
申请日:2004-04-23
Applicant: 株式会社瑞萨科技
CPC classification number: G06F21/10 , G06F12/1416 , G06F21/725 , G06F2221/2137 , G06F2221/2153
Abstract: 本发明的非易失性存储设备包括控制电路和非易失性存储电路,非易失性存储电路包括限制对由基于web的租用服务提供的内容信息的访问的限制信息的存储区域。限制信息包括访问时限信息和访问时间标记信息。控制电路执行访问判定动作,其包括基于从外部提供的真实时间信息和限制信息,来判定对内容信息的访问允许还是禁止,以及将访问时间标记信息更新成真实时间信息。如果真实时间信息比由访问时限信息给出的访问时限晚,或者如果真实时间信息比由访问时间标记信息给出的访问时间标记早,控制电路判定访问是禁止的;否则,控制电路判定访问是允许的。控制电路至少在对所述内容信息的访问开始时和在访问结束时执行访问判定动作。
-
-
-
-
-