-
公开(公告)号：CN1269071C
公开(公告)日：2006-08-09
申请号：CN03153096.6
申请日：2003-08-08
Applicant: 株式会社瑞萨科技
CPC classification number: H04L9/32 , G06Q20/341 , G06Q20/40975 , G07F7/1008 , H04L9/3226 , H04L9/3263
Abstract: 本发明的装置具备：存储数字证书和随机数种子的闪速存储器芯片；可执行管理数字证书的管理处理和利用随机数种子产生上述伪随机数的随机数发生处理的控制器芯片；可执行对主机设备输入的个人识别信息(PIN)认证的认证处理和对随机数种子加密的加密处理的IC卡芯片。从而，可确保保密处理的安全性，并缩短保密处理的处理时间。
-
公开(公告)号：CN1495666A
公开(公告)日：2004-05-12
申请号：CN03153096.6
申请日：2003-08-08
Applicant: 株式会社瑞萨科技
CPC classification number: H04L9/32 , G06Q20/341 , G06Q20/40975 , G07F7/1008 , H04L9/3226 , H04L9/3263
Abstract: 本发明的装置具备：存储数字证书和随机数种子的闪速存储器芯片；可执行管理数字证书的管理处理和利用随机数种子产生上述伪随机数的随机数发生处理的控制器芯片；可执行对主机设备输入的个人识别信息(PIN)认证的认证处理和对随机数种子加密的加密处理的IC卡芯片。从而，可确保保密处理的安全性，并缩短保密处理的处理时间。
-
公开(公告)号：CN101460963A
公开(公告)日：2009-06-17
申请号：CN200780020070.1
申请日：2007-05-16
Applicant: 株式会社瑞萨科技
IPC: G06K19/07
CPC classification number: G06K19/077 , G06K19/0719 , G06K19/072
Abstract: 本发明提供一种半导体器件，具有能够通过第二微型计算机(113)的控制来进行选择的动作模式。在第一模式下，分别进行响应来自存储卡接口端子的存储卡指令的存储控制器(105)的动作、和响应来自IC卡接口端子的IC卡指令的第一微型计算机(106)的动作。在第二模式下，响应来自IC卡接口端子的IC卡指令，第一微型计算机进行动作。在第三模式下，响应来自IC卡接口端子的未定义IC卡指令，存储控制器和第一微型计算机进行动作。在第四模式下，响应来自存储卡接口端子的存储卡指令，存储控制器和第一微型计算机进行动作。由此，提高具有IC卡功能和存储卡功能的半导体器件的便利性。
-
公开(公告)号：CN1534684A
公开(公告)日：2004-10-06
申请号：CN200310123756.7
申请日：2003-12-24
Applicant: 株式会社瑞萨科技
CPC classification number: G06K19/07732 , G06K19/07
Abstract: 本发明提供一种实现高速数据传送同时保证包含非易失性存储器的卡型存储设备的兼容性的技术。也就是，在包含非易失性存储器的卡型存储设备中，提供多个数据端子，并且接口部件具有用于确定数据端子的电平的电路。多个数据端子的一些或全部与上拉电阻器相连，以上拉到电源电压。当确定电路确定与上拉电阻器相连的数据端子处于打开状态时，确定电路改变数据的总线宽度(位数)。
-
公开(公告)号：CN1299234C
公开(公告)日：2007-02-07
申请号：CN02809164.7
申请日：2002-05-29
Applicant: 株式会社瑞萨科技
IPC: G06K19/073 , G06F12/14
CPC classification number: G06K7/0021 , G06F21/602 , G06K7/0047 , G06K19/07732
Abstract: 本发明的目的在于提高存储卡的安全性。因此，本发明具备：闪速存储器芯片；可执行安全处理(加密化或解密化等)的IC卡芯片；以及根据来自主机的要求，控制对闪速存储器芯片IC卡芯片的数据的读写的控制器。
-
Patent Agency Ranking
公开(公告)号：CN1707446A
公开(公告)日：2005-12-14
申请号：CN200510072796.2
申请日：2005-05-20
Applicant: 株式会社瑞萨科技
IPC: G06F12/00 , G06F12/14 , G06K19/073 , G11C16/02
CPC classification number: G06F12/1408 , G11C29/78
Abstract: 在用于通过非易失性存储器上的修改程序来实现取代部分控制器工作程序的技术中，本发明防止篡改和泄露非易失性存储器和控制器内的存储信息。在开机复位时，如果存在加密的替代程序，则从非易失性存储器转移到易失性存储器，并在实际执行时被解密。无需长时间等待，直至在从复位处理退出之后允许数据处理器的数据处理。由于一旦解密的替代程序被保持于易失性存储器中以便可再使用，所以它在每次被执行时无需解密。由于替代程序被加密，即使非易失性存储器与控制器物理分离以非法转储替代程序，仍难以分析数据。
-
公开(公告)号：CN1505802A
公开(公告)日：2004-06-16
申请号：CN02809164.7
申请日：2002-05-29
Applicant: 株式会社瑞萨科技
IPC: G06K19/073 , G06F12/14
CPC classification number: G06K7/0021 , G06F21/602 , G06K7/0047 , G06K19/07732
Abstract: 本发明的目的在于提高存储卡的安全性。因此，本发明具备：闪速存储器芯片；可执行安全处理(加密化或解密化等)的IC卡芯片；以及根据来自主机的要求，控制对闪速存储器芯片IC卡芯片的数据的读写的控制器。
-
公开(公告)号：CN100505099C
公开(公告)日：2009-06-24
申请号：CN200310123756.7
申请日：2003-12-24
Applicant: 株式会社瑞萨科技
CPC classification number: G06K19/07732 , G06K19/07
Abstract: 本发明提供一种实现高速数据传送同时保证包含非易失性存储器的卡型存储设备的兼容性的技术。也就是，在包含非易失性存储器的卡型存储设备中，提供多个数据端子，并且接口部件具有用于确定数据端子的电平的电路。多个数据端子的一些或全部与上拉电阻器相连，以上拉到电源电压。当确定电路确定与上拉电阻器相连的数据端子处于打开状态时，确定电路改变数据的总线宽度(位数)。
-
公开(公告)号：CN100412894C
公开(公告)日：2008-08-20
申请号：CN02817898.X
申请日：2002-05-08
Applicant: 株式会社瑞萨科技
IPC: G06K19/07
CPC classification number: G11C16/20
Abstract: 在一块存储卡1的初始化设置中，读出存储在一块闪存2中的闪存检查数据FD，将此数据FD与先前存储在ROM中的操作检查数据FD11进行比较，如果未检测出错误，将存储在ROM4a中的写入检查数据FD12写入闪存2，再次读取此数据并将其与ROM4a的写入检查数据比较。如果在这些数据的比较中未检测到任何错误，CPU判定闪存2正常。此外，如果在数据的比较中检测出错误，CPU将重置处理错误数据置入一个寄存器5a以将控制器3置为休眠模式。当在这一期间中接收到指令CMD，则再次执行数据比较。
-
公开(公告)号：CN1554069A
公开(公告)日：2004-12-08
申请号：CN02817898.X
申请日：2002-05-08
Applicant: 株式会社瑞萨科技 , 日立超大规模集成电路系统株式会社
IPC: G06K19/07
CPC classification number: G11C16/20
Abstract: 在一块存储卡1的初始化设置中，读出存储在一块闪存2中的闪存检查数据FD，将此数据FD与先前存储在ROM中的操作检查数据FD11进行比较，如果未检测出错误，将存储在ROM4a中的写入检查数据FD12写入闪存2，再次读取此数据并将其与ROM4a的写入检查数据比较。如果在这些数据的比较中未检测到任何错误，CPU判定闪存2正常。此外，如果在数据的比较中检测出错误，CPU将重置处理错误数据置入一个寄存器5a以将控制器3置为休眠模式。当在这一期间中接收到指令CMD，则再次执行数据比较。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.024 seconds)
